位置：首页 > IC型号导航 > 首字符U型号页 > 首字符U的型号第59页 > UPD44165084F5-E40-EQ1 > UPD44165084F5-E40-EQ1 PDF资料 > UPD44165084F5-E40-EQ1 PDF资料1第15页
PD44165084 ， 44165184 ， 44165364
注意事项1 。
该设备将在时钟工作频率比TKHKH慢（ MAX ）。
2.
时钟相位抖动是从时钟上升缘的方差为下一预期时钟上升沿。
3.
V
DD
摆率必须低于0.1伏直流每50纳秒为DLL中保持锁定。
DLL锁定时间开始一次V
DD
与输入时钟是稳定的。
因此建议该设备在这些周期保持不活动。
4.
回波时钟非常严格控制对数据的有效/数据保持。在设计上，有一
±
0.1 ns的变化
回波时钟数据。数据表中的参数反映了保护带测试仪和测试设置的变化。
5.
这是一个同步装置。所有的地址，数据和控制线必须符合规定的设置
时间和保持时间都锁存时钟边沿。
备注1 。
这个参数进行采样。
2.
试验条件所指定的输出负载所示的AC测试条件
除非另有说明。
3.
控制输入信号可以不与脉冲宽度小于TKHKL操作（最小值） 。
4.
如果C， / C绑高， K， / K成为C， / C时序参数的引用。
5.
V
DD
Q是1.5 V DC 。
数据表M15825EJ7V1DS
15
