位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1753页 > SST89C54-33-I-NI > SST89C54-33-I-NI PDF资料 > SST89C54-33-I-NI PDF资料2第19页
FlashFlex51 MCU
SST89C54 / SST89C58
初步规格
当芯片在外部主机模式， P0口
被分配为并行数据的输入和输出引脚。
端口1引脚被分配为所述非复用低
用于内部闪存地址总线信号
（ A7 - A0 ） 。端口2引脚的第6位（ P2 [ 5 ： 0 ] ）是
分配为所述非复上顺序地址
用于内部闪存（ A13 - A8 ）以及总线信号
有两个的端口3引脚（ P3 [5]如A15和P3 [4]如
A14 ） 。两个上顺序P2口（P2 [7]和P2 [6]）和
两个上顺序P3口（P3 [7]和P3 [6]）以及
RST ， PSEN ＃ ， PROG ＃ / ALE ， EA ＃引脚分配为
该控制信号引脚。端口3的引脚（ P3 [3]）被分配
是就绪/忙状态信号，该信号可用于
一个闪光期间，与外部主机握手
存储器编程操作。闪速存储器
编程操作（擦除，编程，校验等）
内部自定时。
前一个“武装”命令插入到输入
通过利用“READ -ID”的外部主机模式OP-
关合作提供了意外的附加保护
写入引起的噪音或内部闪存
在上电或欠压不稳定的系统环境
出的条件。
外部主机模式使用12 （ 12 ）硬件
命令，将其从控制信号解码
销，方便内部闪存擦除，亲
克和验证过程。外部主机模式是
上的PSEN ＃的下降沿使能。外部主机
模式命令是在ALE的下降沿启动/
PROG ＃ 。表4中的列表列出所有的命令
与相应的控制信号的分配。
1
2
3
4
5
6
T
ABLE
4: E
XTERNAL
H
OST
M
ODE
C
OMMANDS
手术
读ID
芯片擦除
块擦除
扇区擦除
字节编程
突发PROGRAM
字节验证
（READ ）
PROG-SB1
PROG-SB2
PROG-SB3
PROG-RB0
PROG-RB1
RST
H
H
H
H
H
H
H
H
H
H
H
H
PSEN ＃
L
L
L
L
L
L
L
L
L
L
L
L
PROG ＃ EA ＃ P3 [7] P3 [6] P 2 [7] P2 [6] P0 [ 7：0] P1 [ 7：0] P3 [ 5：4]
/ ALE
P2[5:0]
H
7
8
9
10
11
12
13
14
15
16
H
H
H
H
H
H
H
H
H
H
H
H
L
L
H
H
H
L
H
H
L
L
H
H
L
L
H
L
H
H
H
H
L
H
L
L
L
L
L
H
H
H
L
H
H
L
L
L
L
H
H
H
L
L
L
H
H
H
L
H
DO
X
X
X
DI
DI
DO
X
X
X
X
X
AL
X
X
AL
AL
AL
AL
X
X
X
X
X
AH
X
A[15:12]
AH
AH
AH
AH
X
X
X
X
X
344 PGM T4.4
H
注意：
符号
表示一个负脉冲，并在PROG ＃ / ALE输入的低电平状态的命令是断言。所有其他
上述输入引脚的组合是无效的，并可能导致意外行为。
注意：
L =逻辑低电平; H =逻辑高电平; X =无关; AL =地址低字节; AH =地址高字节;
DI =数据输入; DO =数据输出; A [ 15:12] = 0xxxb座0和A [15:12 } = “ Fh的”座1 。
2000硅存储技术公司
19
344-2 8/00
