位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第238页 > PSD9342V15JIT > PSD9342V15JIT PDF资料 > PSD9342V15JIT PDF资料2第13页
PSD834F2V
引脚名称
针
TYPE
描述
PC5引脚端口C的这个端口引脚可被配置为具有以下功能：
1. MCU I / O - 写入或从标准输出或输入端口读取。
2.宏单元CPLD （ McellBC5 ）输出。
3.输入到可编程逻辑器件。
4.输入TDI
2
为JTAG串行接口。
此引脚可以配置为CMOS或开漏输出。
PC6引脚端口C的这个端口引脚可被配置为具有以下功能：
1. MCU I / O - 写入或从标准输出或输入端口读取。
2.宏单元CPLD （ McellBC6 ）输出。
3.输入到可编程逻辑器件。
4. TDO输出
2
为JTAG串行接口。
此引脚可以配置为CMOS或开漏输出。
PC7引脚端口C的这个端口引脚可被配置为具有以下功能：
1. MCU I / O - 写入或从标准输出或输入端口读取。
2.宏单元CPLD （ McellBC7 ）输出。
3.输入到可编程逻辑器件。
4. DBE - 活跃的低位字节数据从68HC912型微控制器使能输入。
此引脚可以配置为CMOS或开漏输出。
PD0引脚端口D的这个端口引脚可被配置为具有以下功能：
1. ALE / AS输入锁存器的MCU地址输出。
2.单片机I / O - 写入或从标准输出或输入端口读取。
3.输入到可编程逻辑器件。
4. CPLD输出（外部片选） 。
PD1引脚端口D的这个端口引脚可被配置为具有以下功能：
1. MCU I / O - 写入或从标准输出或输入端口读取。
2.输入到可编程逻辑器件。
3. CPLD输出（外部片选） 。
4. CLKIN - 时钟输入宏单元CPLD ， APD的设备的电源，递减计数器，
在CPLD和阵列。
PD2引脚端口D的这个端口引脚可被配置为具有以下功能：
1. MCU I / O
–
写入或从标准输出或输入端口读取。
2.输入到可编程逻辑器件。
3. CPLD输出（外部片选） 。
4. PSD片选输入（ CSI ） 。当为低电平时， MCU可以访问PSD内存和I /
O.时高时， PSD内存块被禁止以节省功耗。
电源电压
接地引脚
PC5
13
I / O
PC6
12
I / O
PC7
11
I / O
PD0
10
I / O
PD1
9
I / O
PD2
8
I / O
V
CC
GND
15, 38
1, 16,
26
注：1，该表中的引脚号是唯一的PLCC封装。见包信息， 83页开始的，引脚数
其它封装类型。
2.这些功能可以复用多个功能。
PSD寄存器描述和地址偏移
表6示出的偏移地址到PSD
表6规定的寄存器的简要说明
寄存器相对于CSIOP基地址。该
在CSIOP空间。以下部分给出了一个
CSIOP空间是256个字节的地址是AL-
更详细的描述。
位于由用户对内部PSD寄存器。
13/89
