位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第156页 > PSD834220JIT > PSD834220JIT PDF资料 > PSD834220JIT PDF资料1第78页
PSD834F2V
表50.端口的外围数据模式的读时序
-10
符号
t
AVQV -PA
t
SLQV -PA
t
RLQV -PA
t
DVQV -PA
t
QXRH -PA
t
RLRH -PA
t
RHQZ -PA
参数
地址有效到数据有效
CSI有效到数据有效
RD到数据有效
RD到数据有效模式8031
数据输入到数据输出有效
RD数据保持时间
RD脉冲宽度
RD到数据高阻
（注
1
)
（注
1
)
0
36
36
（注
1,4
)
条件
民
（注
3
)
最大
50
37
37
45
38
0
36
40
民
最大
50
45
40
45
40
0
46
45
民
-15
-20
涡轮
关闭
最大
50
50
45
50
45
+ 20
+ 20
单位
ns
ns
ns
ns
ns
ns
ns
ns
表51.端口的外围数据模式写入时序
-10
符号
t
WLQV -PA
t
DVQV -PA
t
WHQZ -PA
注： 1 。
2.
3.
4.
5.
-15
民
最大
45
40
33
-20
单位
民
最大
55
45
35
ns
ns
ns
参数
WR到数据传输延迟
数据端口A的数据传输延迟
WR无效的端口A三态
条件
民
（注
2
)
（注
5
)
（注
2
)
最大
42
38
33
RD具有相同的定时的DS ， LDS ， UDS ，和PSEN （在8031组合模式）。
WR具有相同的时序为E， LDS ， UDS ， WRL ， WRH和信号。
任何输入用来选择A口数据外设模式。
数据已经稳定在端口A.
数据稳定在ADIO引脚上的端口A的数据
78/89
