位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第684页 > PSD313-B-90JI > PSD313-B-90JI PDF资料 > PSD313-B-90JI PDF资料3第15页
PSD3XX家庭
8.0
操作
模式（ MCU
CON连接gurations ）
（续）
表3.总线和端口配置选项
复用的地址/数据
8位数据总线
端口A
端口B
AD0/A0–AD7/A7
AD8/A8–AD15/A15
I / O或低位地址
线或低阶复
地址/数据字节
I / O和/或CS0 - CS7
低阶复
地址/数据字节
高位地址
公交字节
D0-D7数据总线字节
I / O和/或CS0 - CS7
低位地址总线字节
高位地址总线字节
非复用的地址/数据
16位的数据总线
端口A
端口B
AD0/A0–AD7/A7
AD8/A8–AD15/A15
I / O或低位地址
线或低阶复
地址/数据字节
I / O和/或CS0 - CS7
低阶复
地址/数据字节
高阶复
地址/数据字节
低位数据总线字节
高阶数据总线字节
低位地址总线字节
高位地址总线字节
9.0
可编程
地址
解码器（ PAD）
该PSD3XX包含两个可编程阵列，称为PAD A和PAD的乙
（图4） 。 PAD A被用来产生来自于输入地址到片选信号
的内部EPROM块，SRAM的I / O端口，以及追踪模式的信号。
PAD B输出端口B和C片的使用。 PAD乙也可用于延长
解码以选择外部设备，或作为随机逻辑替换。
PAD A和PAD B接收相同的输入。 PAD的逻辑由PSDsoft中配置
根据设计者的输入。 PAD的非易失性配置存储在一
可重新编程的CMOS EPROM 。窗口封装可用于擦除的
用户。请参阅表4为PAD A和PAD B功能的列表。
12
