引脚连接
飞思卡尔半导体公司
REF
OUT
参考频率输出（引脚3 ）
这个输出是晶体生成的基准频率信号的缓冲输出，或外部提供的
引用来源。该输出可以启用，禁用，或通过缩放在C寄存器位（参见图16） 。
REF
OUT
可用于驱动微处理器的时钟输入，由此节省了晶体。接通电源后，在导通
芯片上电初始化电路势力REF
OUT
对OSC
in
分×8模式。
REF
OUT
能够运行至10MHz的;看
环规格
表。因此，除值
参考分频器被限制为2或更高的OSC
in
频率高于10兆赫。
如果未使用，该引脚应悬空状态，而应该通过C寄存器来禁止，以减少动态功耗
耗和电磁干扰（EMI） 。
3.3计数器输出引脚
飞思卡尔半导体公司...
f
R
v计数器输出（引脚9 ）
这个信号是在15级R计数器的缓冲输出。 F
R
可以启用或通过C寄存器禁用
（专利） 。在上电时输出被禁止（静态低逻辑电平） 。如果未使用，输出应该是
离开了残疾人和未连接，以尽量减少与外部电路的干扰。
这架F
R
信号可以被用来验证R计数器的分频比。这个比率从5扩展至32,767 ，是
通过加载到R寄存器的二进制值确定。另外，通过直接访问相位检测器
OSC
in
销被允许通过选择的1分频的值（参见图17） 。的最大频率的
相位检测器操作为2MHz 。的F因此，频率
R
必须不超过2兆赫。
当被激活时，的F
R
信号显示为正常低脉冲高。脉冲宽度的4.5个周期
OSC
in
引脚信号，除非已选择的1分频比。当1被选择时， OSC
in
信号
缓冲并出现在F
R
引脚。
f
V
N计数器输出（引脚10 ）
这个信号是在16级N计数器的缓冲输出。 F
V
可以启用或通过C寄存器禁用
（专利） 。在上电时输出被禁止（静态低逻辑电平） 。如果未使用，输出应该是
离开了残疾人和未连接，以尽量减少与外部电路的干扰。
这架F
V
信号可以被用来验证N计数器的分频比。这个比率从40延伸至65,535 ，是
通过加载到N个寄存器中的二进制值确定。的最大频率的相位
探测器运行为2MHz 。的F因此，频率
V
必须不超过2兆赫。
当被激活时，的F
V
信号显示为正常低脉冲高。
3.4环形针
f
in
频率输入（引脚4 ）
该引脚是来自VCO的频率输入。该管脚馈送片上放大器驱动N个
计数器。此信号通常是从一个外部电压控制振荡器（VCO）的来源，而处于激活
加上到f中
in
。甲100pF的耦合电容器，用于测量目的，是最小尺寸
建议的应用（参见图25） 。该输入的频率的能力依赖于
如表6中列出的电源电压，环路参数。对于小的分频比，最大频率为
有限的分频比时间2兆赫兹。 （原因：相位/频率检测器被限制为最大
频率为2兆赫）。
12
MC145170-2技术数据
欲了解更多有关该产品，
转到： www.freescale.com
摩托罗拉
