+ 2.7V ，低功耗，双通道，
108ksps ，串行10位ADC ，采用8引脚μMAX封装
引脚说明
针
1
2
3
4
5
6
7
8
名字
V
DD
CH0 （ CH + ）
CH1 （ CH- ）
GND
REF
CS / SHDN
DOUT
SCLK
正电源电压， + 2.7V至+ 5.25V
模拟量输入， MAX157 ：单端（ CH0 ） ; MAX159 ：差（ CH + ） 。
模拟量输入， MAX157 ：单端（ CH1 ） ; MAX159 ：差（ CH- ） 。
模拟地和数字地
外部参考电压输入。设置模拟电压范围。绕过一个100nF的电容靠近
的一部分。
低电平有效片选输入，高电平有效关断输入。拉
CS / SHDN
高放芯片进入
关机有5μA的最大电流。
串行数据输出。在SCLK的下降沿数据改变状态。高阻抗时
CS / SHDN
为高。
串行时钟输入。 DOUT在SCLK的下降沿改变。
功能
MAX157/MAX159
V
DD
DOUT
DOUT
6k
GND
a)
高Z到V
0H
, V
0L
到V
0H
和V
OH
到高阻
C
L
C
L
GND
b)
高Z到V
0L
, V
0H
到V
0L
和V
OL
到高阻
6k
图1.负载电路的开启和关闭时间
详细说明
的MAX157 / MAX159模拟 - 数字转换器
器（ADC ），采用逐次逼近转换
（ SAR）技术，片上采样/保持（ T / H ）结构
到的模拟信号转换为串行的10位数字输出
把数据流。
这种灵活的串行接口可方便的接口
微处理器（的μP ） 。图2显示了一个简化的
内部结构为两者的功能图
在MAX157 （ 2通道，单端）和
MAX159 （1信道，伪差分） 。
相同的信道通过切换
CS / SHDN
两次之间
转换。如果只需要一个信道时，CH0和
通道1可以连接在一起;然而，输出
数据仍将包含的信道识别位
（之前的MSB ） 。
对于MAX159 ，输入通道形成单一differ-
无穷区间的信道对（ CH + ， CH - ） 。该结构是
伪差分对的效果，即仅在信号
IN +进行采样。返回端IN-必须保持稳定
± 0.5LSB以内（ ± 0.1LSB ，以获得最佳的结果）与
相对于GND的转换过程中。为了完成
这一点，从IN-接一个0.1μF的电容到地。
在采集间隔中，信道选择
正输入端（IN + ）充电电容C
HOLD
。该
采集间隔跨度从当
CS / SHDN
下降到
第二个时钟周期的下降沿（外部
时钟模式）或从当
CS / SHDN
下降到第一
SCLK的下降沿（内部时钟模式）。在最后
采集时间间隔，该T / H开关打开， retain-
基于C荷兰国际集团负责
HOLD
作为信号中的IN +的样品。
转换间隔与输入开始multiplex-
呃切换
HOLD
从正输入端（IN +）与
负输入（ IN- ） 。这种不平衡节点零的
比较器的正输入端。
7
单端（ MAX157 ）和伪
微分（ MAX159 ）模拟输入
ADC的模拟比较的采样架构
parator中示出的等效输入电路中
图3.在单端模式（ MAX157 ） ，这两个信
内尔斯CH0和CH1被称为GND和可
连接到两个不同的信号源。继
上电复位时，ADC设置为转换CH0 。后
CH0已被转换，通道1将被转换，而
该转换将继续之间交替
通道。信道切换，通过切换执行
该
CS / SHDN
引脚。转换可以进行上
_______________________________________________________________________________________
