v2.0
通用SDRAM控制器
SD R A发展有限N t个R 0 L L尔福NC吨I O纳升
ES CR I P T I O 4 N
通用SDRAM控制器被设计成
提供多种不同尺寸的简化的控制
SDRAM芯片。该控制器架构提供控制
数据脉冲串通过线性递增的地址。用户
开始一阵在指定地址和突发继续
直到用户终止它。
SD R A发展有限N t个R 0 L L饵丝克纳升s
CLK
RESET_N
激活
WR_CYC
ADDR
CYC_DONE
WR_BE_DONE
RD_BE_DONE
RD_BE_RDY
WR_BE_RDY
MADDR
CSN
RASN
CASN
文
BA
DQM
CKE
SDRAM控制器与用户的通信。
功能，并且驱动控制信号转换成所述
SDRAM 。当控制器识别的写入开始时
周期时，控制器准备的SDRAM接受数据
并表示愿意通过驱动WR_BE_RDY
信号。当控制器识别的读取开始
周期时，控制器准备的SDRAM以提供数据
并表示愿意通过驱动RD_BE_RDY
信号。
该WR_BE_RDY和RD_BE_RDY信号是单阶段
流水线。在写周期中， WR_BE_RDY信号
置一个时钟周期之前的时间数据可以
实际上由SDRAM被接受。在读周期中，
RD_BE_RDY信号被置位的一个时钟周期之前
时间时SDRAM数据是有效的。在一般情况下， * _RDY
信号表明， SDRAM和控制器将准备
对于在下一个周期数据传送。
表1 -
SDRAM控制器的信号
名字
从用户的系统输入
CLK
RESETN
激活
WR_CYC
ADDR （M 0）
CYC_DONE
WR_BE_NOW
RD_BE_NOW
图1 -
SDRAM控制器
用户提供了一个WR_BE_NOW和RD_BE_NOW信号
到控制器。当WR_BE_RDY和WR_BE_NOW
都被置位的同时，或当RD_BE_RDY
和RD_BE_NOW都置在同一时间，数据
被传送。如果WR_BE_NOW信号不被认定时，
控制器将保留其现有的地址，直到
WR_BE_NOW信号断言在哪些时间数据是
传输。因为对SDRAM的流水线特性的
而且爆地址假设递增
线性， RD_BE_NOW的取消断言引起的延迟，而
控制器备份和重新填充管道。
在周期结束时，用户断言
CYCLE_DONE信号一个周期。
描述
这是系统时钟。该控制器可以以这样的速度在突发传输数据。
这是一个复位信号。这个信号的断言使SDRAM的初始化。
在这个信号的脉冲使控制器准备的SDRAM为一个周期。
这个信号来定义周期的类型时，开始主动
（激活？ ）
信号被断言。
这是脉冲串的起始地址。
这个信号使循环被终止。
该信号表示用户希望要写入的当前有效的数据。
该信号表示用户将接受在此周期中的数据。
输出给用户的系统
F EB U A R 2 0 0 0
1
2000 Actel公司
