LTC1662
PI FU CTIO S
CS / LD （引脚1 ） ：
串行接口芯片选择/负载输入。
当CS / LD为低电平， SCK启用了D上的数据转移
IN
入册。当CS / LD被拉高， SCK为
禁用和控制指定的操作（S ）
码， A3 - A0 ，为被执行的。 CMOS和TTL相容
IBLE 。
SCK （引脚2 ） ：
串行接口的时钟输入。 CMOS和TTL
兼容。
D
IN
（引脚3 ） ：
串行接口数据输入。输入文字数据
对D
IN
销被移入16位寄存器上的上升
SCK的边缘。 CMOS和TTL兼容。
REF （引脚4 ） ：
参考电压输入。 0V
≤
V
REF
≤
V
CC
.
V
OUT A
, V
OUT B
（引脚8,5 ） ：
DAC的模拟电压输出。
输出范围为
1023
0
≤
V
OUTA
, V
OUTB
≤
V
REF
1024
V
CC
（引脚6 ） ：
电源电压输入。 2.7V
≤
V
CC
≤
5.5V.
GND （引脚7 ） ：
系统地。
DEFI ITIO S
微分非线性（ DNL ） ：
之间的差
所测得变化和理想的1LSB变化的任何
两个相邻码。任何两个代码之间的DNL误差
的计算方法如下：
DNL = （ ΔV
OUT
- LSB ） / LSB
哪里
V
OUT
之间所测量的电压差
两个相邻码。
满量程误差（ FSE ） ：
实际全的偏差
量程电压理想。 FSE包含的偏移的影响
和增益误差（见应用信息） 。
增益误差（GE ） ：
从理想的斜率偏差
DAC传递函数，表示为LSB满量程。
积分非线性（ INL ） ：
从一个直的偏差
行通过DAC传递的终点
曲线（端点INL ） 。由于输出不能低于
为零时，线性度被满刻度和之间测量
这保证了输出的最低代码会更大
于零。被计算的INL误差在给定的输入码
如下：
INL = [V
OUT
– V
OS
– (V
FS
– V
OS
)(code/1023)]/LSB
其中，V
OUT
时的DAC的输出电压测量
给定的输入代码。
最显着的位（LSB ） ：
理想的电压差
之间的两个连续代码。
LSB = V
REF
/1024
分辨率（ N） ：
德网络网元的DAC输出状态数
(2
n
）的划分满量程范围。决议没有
暗示线性度。
电压偏移误差（V
OS
):
名义上，该电压在
在DAC中装入全零输出。单一
供应DAC，可以有一个真正的负偏移，但是输出
不能低于零（见应用信息） 。
出于这个原因，单电源DAC偏移的测量是在
这保证了输出的最低代码会更大
于零。
6
U
U
U
U
U
