LTC1553L
应用信息
表6示出了所建议的补偿元件
基于电感和输出5V输入的应用程序
电容值。使用mul-被计算的值
tiple并联330μF AVX TPS系列表面贴装
钽电容器作为输出电容器。最佳
分量的值可能偏离所建议的
电路板布局和操作的，因为稍微值
条件的差异。
另一种输出电容是三洋MV- GX系列。
使用多个并联1500μF三洋MV- GX电容
对于输出电容器，表7示出了所建议的
在5V输入的应用程序组件的补偿值
基于电感和输出电容值。
表7.建议的补偿网络5V输入
应用程序使用多个并联1500μF三洋MV- GX
输出电容
L
O
(
H)
C
O
(
F)
R
C
(k
)
C
C
(
F)
C 1 （ pF）的
1
1
1
2.7
2.7
2.7
5.6
5.6
5.6
4500
6000
9000
4500
6000
9000
4500
6000
9000
4.3
5.6
8.2
11
15
22
24
30
47
0.022
0.0047
0.01
0.01
0.01
0.01
0.01
0.0047
0.0047
270
220
150
100
82
56
56
39
27
VID0到VID4 ， PWRGD和FAULT
数字输入（ VID0到VID4 ）项目内部DAC
这反过来又控制输出电压。这些数字
输入控制旨在是静态的，并且不
专为高速开关。强制V
OUT
步骤
从高至低电压，通过改变VID
n
引脚
能迅速引起故障跳闸。
图9示出在V之间的关系
OUT
电压，
PWRGD和FAULT 。为了防止PWRGD打断
CPU的不必要的LTC1553L有一个内置的叔
PWRBAD
延迟以防止噪声SENSE引脚的切换
PWRGD 。内部时间延迟的目的是要了解
500μs的时间PWRGD变低，并为1ms它来恢复。
一旦PWRGD变为低电平时，内部电路手表
输出电压超过额定电压的115％ 。如果
U
W
U
U
这种情况下，故障会被触发。一旦故障
触发， G1和G2将被立即强制为低和
该LTC1553L会一直保持这种状态，直到V
CC
动力
供应再循环或OUTEN被触发。
15%
V
OUT
5%
为V
OUT
–5%
t
PWRBAD
PWRGD
t
PWRGD
t
故障
故障
1553L F09
图9. PWRGD和FAULT
布局的注意事项
当布置在印刷电路板上，下面的
清单应被用来确保正确操作
LTC1553L 。这些产品也被示出显示于
图10的布局图中的粗线示出了
高电流路径。需要注意的是，在10A电流水平或
以上，电流密度在印刷电路板本身是一个严重的
关注。痕迹携带高电流应尽可能宽
成为可能。例如，印刷电路板制造用2盎司
铜需要0.15最小线宽
＆ QUOT ;
to
承载10A 。
1.一般情况下，布局应开始的位置
功率器件。一定要定向电源电路等等
一个干净的电源溢流路径来实现的。导体
宽度应该最大化和长度最小化。
之后你SATIS网络版与电源路径控制
电路要进行布局。它是非常容易的网络连接第二
在控制相对较小的痕迹路线
电路比它是科幻的高次迂回路线
当前的路径。
2. GND和SGND引脚应在适当的短路
LTC1553L 。这有助于最大限度地减小内部地
在LTC1553L干扰，防止分歧
在接地电位的破坏内部电路
操作。那么这个连接应该扎入
17
