LTC1282
APPLICATI
内部时钟
的LTC1282具有内部时钟，无需
对于外部时钟和CS之间的同步
和在其它ADC发现的RD信号。内部时钟
工厂调整来实现的典型转换时间
5.5μs ，并在整个一个最大的转换时间
工作温度范围为6.0μs的。无需外部调整
ments要求，并经许可的最大
1.14μs的采集时间，吞吐量性能
140ksps是有保证的。
定时和控制
转换启动和数据读取操作控制
由三个数字输入： HBEN ， CS和RD 。图15示出了
与这些输入关联的逻辑结构。三
信号被内部选通，使得一个逻辑“0” ，需要
在所有三个输入启动转换。一旦启动它
无法重新启动，直到转换完成。
转换状态由BUSY输出指示，这
低而转换过程中。
LTC1282
HBEN 19
CS 21
RD 20
明确
D
FLIP
拍击
Q
S I FOR ATIO
忙
转变
START （ RISING
边沿触发）
高电平有效
高电平有效
ENABLE三态输出
D11 .... D0 / 8 = DB11 DB0 ....
ENABLE三态输出
D11 .... D8 = DB11 .... DB8
D7 .... D4 = LOW
D3 / 11 .... D0 / 8 = DB11 .... DB8
LTC1282 F15
* D11 .... D0 / 8 ADC数据输出引脚
DB11 .... DB0 ARE THE 12位转换结果
图15.内部逻辑的控制输入CS ， RD和HBEN
有概略的定时两种操作模式
图的图16至19慢速存储器模式
设计为微处理器可被驱动成
等待状态。在读取操作带来了CS和RD低，这
16
U
启动转换，当转换的数据被读
完整的。第二个是不ROM的模式
需要微处理器等待状态。在读操作
带来了CS和RD低而启动转换，并
读取以前的转换结果。
数据格式
输出格式可以是一个完整的并行负载为
16位微处理器或一个两字节的负载为8位微
处理器。数据始终是右对齐（即， LSB是
在一个16位的字最右边位）。对于两字节的读，
只有数据输出D7 ... D0 / 8被使用。字节选择是
由HBEN输入，其控制一个内部管辖
数字多路复用器。此复用的12位转换的
锡安数据到下D7 ... D0 / 8路输出（ 4MSBs或
8个MSb全），其中它可以读取在两个读周期。该
4MSBs始终显示在D11 ... D8每当三
态输出驱动器导通。
缓慢的内存模式，并行读（ HBEN = LOW ）
图16和表2中示出的时序图和数据
总线状态为慢速内存模式，并行读。 CS和
RD变为低电平触发转换和ADC应答响应
通过采取BUSY低边。从以前的数据转换
锡永出现在三态数据输出。 BUSY重
原来，在高转化率时，输出的末尾
锁存器已被更新和转换结果
放置在数据输出D11 ... D0 / 8 。
慢速内存模式下，两个字节阅读
对于两字节的读，只有8位数据输出D7 ... D0 / 8的使用。
为转换启动程序和数据输出状态
第一次读操作是相同的慢速内存模式，
并行读取。参见图17的时序图和表3中
数据总线的状态。在转换结束时，该低数据
字节（D7 ... D0 / 8）从ADC读取。第二READ
操作与HBEN高，地方上的数据的高字节
输出D3 / 11 ... D0 / 8和禁用转换开始。记
在4MSBs两个期间出现在数据输出D11 D8 ...
读操作。
W
U
UO
