LTC1273
LTC1275/LTC1276
APPLICATI
S I FOR ATIO
1
A
IN
AGND
3
类似物
输入
电路
+
–
V
REF
2
10F
0.1F
10F
模拟地平面
LTC1273 / 76分之75 F11
图11.电源接地实践
串联的误差电压与输入信号，注意
应支付给降低接地电路阻抗
尽可能。
从逻辑的单点模拟地分开
系统接地应在引脚3 （ AGND ）或成立
尽可能接近到ADC ，如示于图11管脚
12 （ DGND ）和所有其他的模拟地应CON
连接至该单个模拟接地点。没有任何其他的数字
理由应该连接到该模拟接地点。
低阻抗的模拟和数字电源常见
回报是必不可少的ADC的低噪声运转和
这些迹线的宽度应尽可能宽。
在应用中， ADC的数据输出和控制
信号连接到一个连续活动微处理器的
处理器总线，所以能够获得在转换错误
结果。这些错误是由于来自于馈通
微处理器到ADC。该问题可省去
通过迫使微处理器进入等待状态经过NAT
在转换过程中，或通过三态缓冲器，以异
后期ADC的数据总线。
数字接口
这些ADC的设计与微处理器的接口
作为内存映射的设备。 CS和RD控制
输入通用于所有外设存储器接口。
该HBEN输入作为一个数据字节选择8位
处理器和通常要么连接到所述微
处理器地址总线或接地。
U
LTC1273
V
DD
24
0.1F
DGND
12
接地连接
TO数字电路
数字
系统
W
U
UO
内部时钟
这些ADC具有内部时钟，无需
为外部时钟和CS之间的同步
和在其它ADC发现的RD信号。内部时钟
工厂调整来实现的典型转换时间
2.45μs ，并且在整个一个最大的转换时间
工作温度范围为2.7μs的。无需外部调整
ments要求，并经许可的最大
600NS的采集时间，吞吐量性能
高达300ksps是有保证的。
定时和控制
转换启动和数据读取操作控制
由三个数字输入： HBEN ， CS和RD 。图12示出了
与这些输入关联的逻辑结构。三
信号被内部选通，使得一个逻辑“0” ，需要
LTC1273/75/76
HBEN 19
CS
21
D
FLIP
拍击
明确
Q
忙
转变
START （ RISING
边沿触发）
RD 20
高电平有效
高电平有效
ENABLE三态输出
D11 .... D0 / 8 = DB11 DB0 ....
ENABLE三态输出
D11 .... D8 = DB11 .... DB8
D7 .... D4 = LOW
D3 / 11 .... D0 / 8 = DB11 .... DB8
LTC1273 / 76分之75 F12
* D11 .... D0 / 8 ADC数据输出引脚
DB11 .... DB0 ARE THE 12位转换结果
图12.内部逻辑的控制输入CS ， RD和HBEN
15
