K4S641632C
读&写周期AT同一银行@BURST长度= 4
0
时钟
CKE
TRC
CMOS SDRAM
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
高
*注1
CS
tRCD的
RAS
*注2
CAS
ADDR
BA
0
BA
1
A
10
/ AP
Ra
Rb
Ra
Ca
Rb
Cb
TOH
CL=2
TRAC
*注3
Qa0
TSAC
Qa1
Qa2
Qa3
TSHZ
*注4
Db0
Db1
Db2
Db3
TRDL
DQ
TOH
CL=3
TRAC
*注3
Qa0
TSAC
Qa1
Qa2
Qa3
TSHZ
*注4
Db0
Db1
Db2
Db3
TRDL
WE
DQM
行活动
（A银行）
读
（A银行）
预充电
（A银行）
行活动
（A银行）
写
（A银行）
预充电
（A银行）
：无所谓
*注意：
1.最小行周期时间才能完成内部DRAM操作。
2.行预充电可以中断突发在任何周期。 [CAS延迟 - 1 ]数字输出有效数据
是行预充电后可用。最后的有效输出将是高阻（T
SHZ
）的CLCOK后。
从行激活命令3.访问时间。吨
CC
*(t
RCD
+ CAS延迟 - 1 ） + T
SAC
4.输出继电器将高阻脉冲结束之后。 （1， 2，4， 8 &全页位脉冲串）
电子
