K4S641632C
1米x 16Bit的×4银行同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- 。 CAS延迟时间（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有的输入进行采样，该系统的正向边沿
时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
64ms的刷新周期（ 4K周期）
CMOS SDRAM
概述
该K4S641632C为67,108,864位同步高速数据
率动态RAM组织为4× 1,048,576字16
位，制造与三星的高性能CMOS
技术。同步设计，可以精确控制周期
通过使用系统时钟的I / O事务是可能的
每个时钟周期。工作频率范围，可编
竹叶提取脉冲串长度和可编程延迟允许相同
装置可用于各种高带宽，高perfor-的有用
曼斯存储器系统的应用程序。
订购信息
产品型号
K4S641632C-TC/L60
K4S641632C-TC/L70
K4S641632C-TC/L75
K4S641632C-TC/L80
K4S641632C-TC/L1H
K4S641632C-TC/L1L
K4S641632C-TC/L10
最大频率。
166MHz(CL=3)
143MHz(CL=3)
133MHz(CL=3)
125MHz(CL=3)
100MHz(CL=2)
100MHz(CL=3)
66MHz(CL=3&2)
LVTTL
54
TSOP （II）的
接口封装
功能框图
I / O控制
LWE
数据输入寄存器
LDQM
BANK SELECT
1M ×16
1M ×16
1M ×16
1M ×16
刷新计数器
输出缓冲器
行解码器
SENSE AMP
行缓冲区
DQI
地址寄存器
CLK
添加
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
编程注册
LWCBR
LDQM
注册时间
CLK
CKE
CS
RAS
CAS
WE
L（ U） DQM
*三星电子保留随时更改产品或规格，恕不另行通知。
