位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第839页 > IDT72421L10J > IDT72421L10J PDF资料 > IDT72421L10J PDF资料1第9页
IDT72421 / 72211分之72201 /七万二千二百三十一分之七万二千二百二十一/ 72251分之72241 CMOS SYNCFIFO
64 ×9 ， 256 ×9 ， 512× 9 ， 1,024× 9 ， 2048 ×9 ， 4096 ×9和8,192 ×9
t
CLK
t
CLKH
RCLK
t
ENS
REN1,
REN2
t
REF
EF
t
A
Q
0
- Q
8
t
OLZ
t
OE
OE
WCLK
有效数据
t
OHZ
t
SKEW1
(1)
商业和工业
温度范围
t
CLKL
t
ENH
无操作
t
REF
WEN1
WEN2
2655 DRW 08
注意：
1. t
SKEW1
是上升WCLK优势和上升RCLK边缘的之间的最小时间
EF
在当前时钟周期发生变化。如果RCLK的上升沿之间的时间
和WCLK的上升沿小于吨
SKEW1
，然后
EF
可以不改变状态，直到下一RCLK边缘。
图6.读周期时序
WCLK
t
DS
D
0
- D
8
t
ENS
WEN1
t
ENS
WEN2
（如适用）
t
SKEW1
RCLK
t
REF
EF
REN1,
REN2
t
ENS
t
FRL
(1)
D
1
D
0
（第一个有效WRITE ）
D
2
D
3
t
A
Q
0
- Q
8
t
OLZ
OE
注意：
1.在t
SKEW1
≥
最低规格，T
FRL
= t
CLK
+ t
SKEW
1
当
t
SKEW1
＆ LT ;
最低规格，T
FRL
= 2t
CLK
+ t
SKEW
1或T
CLK
+ t
SKEW
1
的延迟时序只适用于空边界（ EF = LOW） 。
t
A
D
0
D
1
t
OE
2655 DRW 09
图7.第一个数据字延迟时间
9
