IDT72401 ， IDT72402 ， IDT72403 ， IDT72404
CMOS并行FIFO 64× 4 -bit和64 ×5位
军用和商用温度范围
应用
转变
输入就绪
DATA IN
SI
IR
D
0
D
1
D
2
D
3
OR
SO
Q
0
Q
1
Q
2
Q
3
SI
IR
D
0
D
1
D
2
D
3
OR
SO
Q
0
Q
1
Q
2
Q
3
输出就绪
移出
数据输出
MR
MR
2747 DRW 15
MR
注意：
1. FIFO中可以很容易地级联，以任何所希望的路径。 FIFO的之间的握手和相关的时序是由固有的定时处理
的设备。
图10. 128 ×4纵深拓展
IR
SI
D
0
D
1
D
2
D
3
MR
SO
OR
Q
0
Q
1
Q
2
Q
3
IR
SI
D
0
D
1
D
2
D
3
MR
SO
OR
Q
0
Q
1
Q
2
Q
3
IR
SI
D
0
D
1
D
2
D
3
MR
SO
OR
Q
0
Q
1
Q
2
Q
3
移出
综合
输入
准备
IR
SI
D
0
D
1
D
2
D
3
MR
SO
OR
Q
0
Q
1
Q
2
Q
3
IR
SI
D
0
D
1
D
2
D
3
MR
SO
OR
Q
0
Q
1
Q
2
Q
3
IR
SI
D
0
D
1
D
2
D
3
MR
SO
OR
Q
0
Q
1
Q
2
Q
3
综合
产量
准备
转变
IR
SI
D
0
D
1
D
2
D
3
MR
SO
OR
Q
0
Q
1
Q
2
Q
3
IR
SI
D
0
D
1
D
2
D
3
MR
SO
OR
Q
0
Q
1
Q
2
Q
3
IR
SI
D
0
D
1
D
2
D
3
MR
SO
OR
Q
0
Q
1
Q
2
Q
3
MR
2747 DRW 16
注意事项：
1.当存储器是空的，最后的字留在输出上，直到主复位选通或一个新的数据字落在通过到输出端。
不过，还是会维持低位，表明在输出数据是无效的。
2.当输出数据改变为SO上一个脉冲的结果， OR信号总是变为低电平之前没有在输出数据和停留的任何变化
为低电平，直到新的数据出现在输出端。时间段或为HIGH时，则在输出端有效稳定的数据。
3.如果SO保持高电平，而存储器是空的，一个字被写入到所述输入端，该字将出现在后一个下通时间的输出。还是会
去HIGH的一个内部周期（至少吨
ORL
），然后再回降低。所存储的字留在输出端。如果更多的字写得
到FIFO ，他们会排队的第一个字的后面，直到等都已经拉低将不会出现在输出端。
4.当主复位被拉低，将输出清零低， IR变为高电平，或变低。如果SI为高电平时，主复位
变为高电平，对输入的数据将被写入到存储器和IR将返回到低状态，直到SI被带到低电压。如果SI为低电平时，
主复位结束时，红外将变为高电平，而在输入的数据将不进入存储器直到SI变成HIGH 。
5. FIFO的是可扩展的深度和广度。然而，在形成更宽的话，两个外部栅极需要产生组合的输入和
输出就绪标志。这是由于在FIFO中的延迟的变化。
图11. 192 ×12的深度和广度拓展
5.01
8
