54LS74 DM54LS74A DM74LS74A双上升沿触发
D触发器与预置和清除互补输出
1989年6月
54LS74 DM54LS74A DM74LS74A
双上升沿触发D触发器
与预置清除和互补输出
概述
该器件包含两个独立的正边沿触发
复位此输出D触发器具有互补输出的信息
化上的D输入端是由上所述位置的触发器接纳
略去时钟的边沿脉冲触发发生在
电压电平，并且不直接与过渡时间
在时钟的上升沿上的D输入端的数据可
而时钟是不影响低或高的改变
的输出，只要数据建立和保持时间是不
违反了预置或清除输入的低逻辑电平
置位或复位的逻辑电平的输出，而不管
其他投入
特点
Y
备选航天军工设备（ 54LS74 ）是可用
能够跟美国国家半导体销售办事处
分销商的规格
接线图
双列直插式封装
TL F 6373 - 1
订单号54LS74DMQB 54LS74FMQB 54LS74LMQB
DM54LS74AJ DM54LS74AW DM74LS74AM或DM74LS74AN
见NS包装数E20A J14A M14A N14A或W14B
功能表
输入
PR
L
H
L
H
H
H
CLR
H
L
L
H
H
H
CLK
X
X
X
D
X
X
X
H
L
X
输出
Q
H
L
H
H
L
Q
0
Q
L
H
H
L
H
Q
0
u
u
L
H
e
高逻辑电平
X
e
高或低逻辑电平
L
e
低逻辑电平
u
e
正跳变
e
该结构是非稳恒即它不会在任一持续预设
和或清除输入回到自己无效（高）级
Q
0
e
建立了Q的指示的输入条件之前的输出逻辑电平
C
1995年全国半导体公司
TL F 6373
RRD - B30M105印制在U S A
