位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1105页 > ASM5I9658G-32-ER > ASM5I9658G-32-ER PDF资料 > ASM5I9658G-32-ER PDF资料1第8页
2005年7月
修订版0.2
本节讨论电源滤波器计划应当
足以消除电源噪声相关
问题，在大多数设计中。
ASM5I9658
由于I / O的抖动的统计性质的RMS值（ 1σ ）
被指定。其它的信心因素的I / O抖动号
（CF）可衍生自表8中。
采用零延迟的应用ASM5I9658
嵌套的时钟树为典型应用
ASM5I9658 。使用ASM5I9658 ，如LVCMOS设计
零插入延迟锁相环扇出缓冲器将显示
显著较低的时钟歪斜比时钟分配
从CMOS扇出缓冲器的发展。外部
的ASM59658时钟驱动器反馈选项允许
它作为一个零延迟缓冲器使用。锁相环对齐
反馈时钟与时钟输入基准输出边缘
边缘通过该装置产生的接近零的延迟（在
通过该装置的传播延迟是几乎
淘汰） 。该装置中的最大插入延迟
零延迟的应用程序之间的测量
参考时钟输入和任何输出。这种有效的延迟
由静态相位偏移， I / O抖动（相位或
长期抖动） ，反馈路径延迟和输出用于─
输出偏斜相对于反馈输出错误。
表8 ：置信因数CF
内的概率时钟边沿的
CF
分配
± 1σ
± 2σ
± 3σ
± 4σ
± 5σ
± 6σ
0.68268948
0.95449988
0.99730007
0.99993663
0.99999943
0.99999999
计算部件到部件歪斜
该ASM5I9658零延迟缓冲器支持的应用程序
可以维持临界时钟信号的定时，其中
跨多个设备。如果参考时钟输入
两个或更多个ASM5I9658被连接在一起，所述
从普通的最大总时间的不确定性
PCLK输入到任何输出是：
t
SK （PP）的
= t
(φ)
+ t
SK （ O）
+ t
PD
， LINE （ FB ） + T
JIT （ φ ）
CF
此最大时间的不确定性包括4
成分：静态相位偏移，歪斜输出，反馈
电路板走线延迟和I / O （相）抖动：
反馈跟踪延迟是由董事会决定
布局，可用于微调的有效延迟
通过每一个设备。在下面的例子中的计算
99.7％的I / O抖动置信度（ ±3σ ）假设，
导致从输入的最坏情况的定时不确定性
中-214 PS到224 PS亲属的任何输出PCLK
(f
REF
= 100 MHz时， FB = ÷ 4 ，T
JIT （ φ ）
= 8 PS RMS在f
VCO
= 400
兆赫）：
t
SK （PP）的
= [ -70ps ... 80ps ] + [ -120ps ... 120ps ] +。
[ （ 8PS _ -3 ） ... （ 8PS _ 3 ） ] + T
PD
，LINE （ FB）的
t
SK （PP）的
= [ -214ps ... 224ps ] + T
PD
，LINE （ FB）的
由于频率的I / O的抖动，如图依赖
5.可用于更精确的定时性能
分析。
图5.最大I / O抖动与频率
图4. ASM5I9658最大设备到设备歪斜
3.3V LVCMOS 1:10 PLL时钟发生器
注意：本文档中的信息如有更改，恕不另行通知。
8 14
