位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第446页 > A42MX24-FBG100ES > A42MX24-FBG100ES PDF资料 > A42MX24-FBG100ES PDF资料2第58页
40MX和42MX FPGA系列
表33
A42MX09时序特性（标称值为3.3V操作）
（最坏情况下的商业条件，V
CCA
= 3.0V ，T
J
= 70°C)
' -3 '速度
'-2 '速度
“-1”速度
“标准”速度
“ -F ”速度
参数说明
逻辑模块传输延时
1
t
PD1
t
CO
t
GO
t
RS
单模块
连续时钟到Q
止动板G到Q的
触发器（锁存器）复位到Q
分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。单位
1.6
1.8
1.7
2.0
1.8
2.0
1.9
2.2
2.1
2.3
2.1
2.5
2.5
2.7
2.5
2.9
3.5
3.8
3.5
4.1
ns
ns
ns
ns
Logic Module的预测布线延迟
2
t
RD1
t
RD2
t
RD3
t
RD4
t
RD8
FO = 1路由延迟
FO = 2路由延迟
FO = 3路由延迟
FO = 4路由延迟
FO = 8路由延迟
3, 4
1.0
1.3
1.6
1.9
3.2
1.1
1.4
1.8
2.1
3.6
1.2
1.6
2.0
2.4
4.1
1.4
1.9
2.4
2.9
4.8
2.0
2.7
3.3
4.0
6.7
ns
ns
ns
ns
ns
逻辑模块顺序时序
t
SUD
t
HD
t
SUENA
t
HENA
t
WCLKA
t
WASYN
t
A
t
INH
t
INSU
t
OUTH
t
OUTSU
f
最大
注意事项：
触发器（锁存器）数据输入建立
触发器（锁存器）数据输入保持
触发器（锁存器）启用设置
触发器（锁存器）启用保持
触发器（锁存器）时钟活动
脉冲宽度
触发器（锁存器）异步
脉冲宽度
触发器的时钟输入周期
输入缓冲锁存保持
输入缓冲器锁存建立
输出缓冲锁存保持
输出缓冲锁存建立
触发器（锁存器）时钟
频率
0.5
0.0
0.6
0.0
4.7
6.2
5.0
0.0
0.3
0.0
0.3
161
0.5
0.0
0.6
0.0
5.3
6.9
5.6
0.0
0.3
0.0
0.3
146
0.6
0.0
0.7
0.0
6.0
7.8
6.2
0.0
0.3
0.0
0.3
135
0.7
0.0
0.8
0.0
7.0
9.2
7.1
0.0
0.4
0.0
0.4
117
0.9
0.0
1.2
0.0
9.8
12.9
9.9
0.0
0.6
0.0
0.6
70
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
兆赫
1.对于双宏模块，使用吨
PD1
+ t
RD1
+ t
PDN
, t
CO
+ t
RD1
+ t
PDN
或T
PD1
+ t
RD1
+ t
SUD
，适当的指令。
2.路由延迟对于典型设计跨最坏情况下的运行工况。这些参数应该被用于估计
器件的性能。布线后的时序分析或模拟需要确定实际性能。
3.数据适用于基于S-模块的宏。从C -模块，构建了连续的宏时序参数可
从定时程序获得。
4.设置和保持时间参数为输入缓冲器锁存器被定义为相对于所述PAD和D输入端。外部设置/
持定时参数必须考虑从外部PAD信号的G输入端延迟。从外部PAD信号延迟
对G输入减去（增加）的内部设置（保持）时间。
5.延迟基于35 pF的负载。
1 -5 2
v6.0
