位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第914页 > A42MX24-FBG100A > A42MX24-FBG100A PDF资料 > A42MX24-FBG100A PDF资料2第49页
40MX和42MX FPGA系列
表30
A40MX04时序特性（标称5.0V操作） （续）
（最坏情况下的商业条件，V
CC
= 4.75V ，T
J
= 70°C)
' -3 '速度
'-2 '速度
“-1”速度
“标准”速度
“ -F ”速度
参数说明
输入模块预测布线延迟
1
t
IRD1
t
IRD2
t
IRD3
t
IRD4
t
IRD8
FO = 1路由延迟
FO = 2路由延迟
FO = 3路由延迟
FO = 4路由延迟
FO = 8路由延迟
分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。单位
2.1
2.6
3.1
3.6
5.7
2.4
3.0
3.6
4.2
6.6
2.2
3.4
4.1
4.8
7.5
3.2
4.0
4.8
5.6
8.8
4.5
5.6
6.7
7.8
12.4
ns
ns
ns
ns
ns
全局时钟网络
t
长实
t
CKL
t
威尔斯亲王医院
t
PWL
t
CKSW
t
P
f
最大
输入从低到高
输入前高后低
最低
宽高
最低
宽度低
FO = 16
FO = 128
FO = 16
FO = 128
2.2
2.4
2.2
2.4
0.4
0.5
4.7
4.8
188
181
5.4
5.6
175
168
4.6
4.6
4.8
4.8
2.6
2.7
2.6
2.7
0.5
0.6
6.1
6.3
160
154
5.3
5.3
5.6
5.6
2.9
3.1
2.9
3.01
0.5
0.7
7.2
7.5
139
134
6.0
6.0
6.3
6.3
3.4
3.6
3.4
3.6
0.6
0.8
10.0
10.4
83
80
7.0
7.0
7.4
7.4
4.8
5.1
4.8
5.1
0.8
1.2
9.8
9.8
10.4
10.4
ns
ns
ns
ns
ns
ns
兆赫
脉冲FO = 16
FO = 128
脉冲FO = 16
FO = 128
FO = 16
FO = 128
FO = 16
FO = 128
FO = 16
FO = 128
最大倾斜
最小周期
最大
频率
TTL输出模块时序
4
t
DLH
t
DHL
t
ENZH
t
ENZL
t
ENHZ
t
ENLZ
d
TLH
d
THL
注意事项：
1.路由延迟对于典型设计跨最坏情况下的运行工况。这些参数应该被用于估计
器件的性能。布线后的时序分析或模拟需要确定实际性能。
2.设置时间假设3.进一步测试扇出的信息可以从定时程序来获得。
3.保持时间为DFME1A宏可以大于0毫微秒。使用定时器实用的设计软件来检查货舱
时间这个宏。
4.延误基于35 pF的负载。
数据 - 垫高
数据对垫低
启用垫Z到高
启用垫Z到低
启用垫高到Z
启用垫低到Z
三角洲低到高
台达高到低
3.3
4.0
3.7
4.7
7.9
5.9
0.02
0.03
3.8
4.6
4.3
5.4
9.1
6.8
0.02
0.03
4.3
5.2
4.9
6.1
10.4
7.7
0.03
0.03
5.1
6.1
5.8
7.2
12.2
9.0
0.03
0.04
7.2
8.6
8.0
10.1
17.1
12.6
0.04
0.06
ns
ns
ns
ns
ns
ns
NS / PF
NS / PF
v6.0
1-43
