位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1286页 > A42MX24-3BG100B > A42MX24-3BG100B PDF资料 > A42MX24-3BG100B PDF资料2第69页
40MX和42MX FPGA系列
表36
A42MX24时序特性（标称5.0V操作） （续）
（最坏情况下的商业条件，V
CCA
= 4.75V ，T
J
= 70°C)
' -3 '速度
‘–2’Speed
“-1”速度
“标准”速度
“ -F ”速度
参数说明
输入模块预测布线延迟
2
t
IRD1
t
IRD2
t
IRD3
t
IRD4
t
IRD8
FO = 1路由延迟
FO = 2路由延迟
FO = 3路由延迟
FO = 4路由延迟
FO = 8路由延迟
分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。单位
1.8
2.1
2.3
2.5
3.4
2.0
2.3
2.5
2.8
3.8
2.3
2.6
2.9
3.2
4.3
2.7
3.1
3.4
3.7
5.1
3.8
4.3
4.8
5.2
7.1
ns
ns
ns
ns
ns
全局时钟网络
t
长实
t
CKL
t
威尔斯亲王医院
t
PWL
t
CKSW
t
SUEXT
t
HEXT
t
P
注意事项：
1.对于双宏模块，使用吨
PD1
+ t
RD1
+ t
PDN
, t
CO
+ t
RD1
+ t
PDN
或T
PD1
+ t
RD1
+ t
SUD
，适当的指令。
2.路由延迟对于典型设计跨最坏情况下的运行工况。这些参数应该被用于估计
器件的性能。布线后的时序分析或模拟需要确定实际性能。
3.数据适用于基于S-模块的宏。从C -模块，构建了连续的宏时序参数可
从定时程序获得。
4.设置和保持时间参数为输入缓冲器锁存器被定义为相对于所述PAD和D输入端。外部设置/
持定时参数必须考虑从外部PAD信号的G输入端延迟。从外部PAD信号延迟
对G输入减去（增加）的内部设置（保持）时间。
5.延迟基于35 pF的负载。
输入从低到高
输入前高后低
最小脉冲
宽高
最小脉冲
宽度低
最大倾斜
FO=32
FO=486
FO=32
FO=486
FO=32
FO=486
FO=32
FO=486
FO=32
FO=486
0.0
0.0
2.8
3.3
4.7
5.1
2.2
2.4
2.2
2.4
0.5
0.5
0.0
0.0
3.1
3.7
5.2
5.7
2.6
2.9
3.7
4.3
2.4
2.6
2.4
2.6
0.6
0.6
0.0
0.0
3.5
4.2
5.7
6.2
2.9
3.2
4.1
4.7
2.7
3.0
2.7
3.0
0.7
0.7
0.0
0.0
4.1
4.9
6.5
7.1
3.3
3.6
4.6
5.4
3.2
3.5
3.2
3.5
0.8
0.8
0.0
0.0
5.7
6.9
10.9
11.9
3.9
4.3
5.4
6.3
4.5
4.9
4.5
4.9
1.1
1.1
5.4
5.9
7.6
8.8
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
输入锁存外部FO = 32
建立
FO=486
输入锁存外部FO = 32
HOLD
FO=486
最小周期
(1/f
最大
)
FO=32
FO=486
v6.0
1-63
