位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第915页 > A42MX16-FTQ100I > A42MX16-FTQ100I PDF资料 > A42MX16-FTQ100I PDF资料3第17页
40MX和42MX FPGA系列
每个I / O单元有三个边界扫描寄存器单元，每个
具有串行输入，串行输出的，平行的，并且并行输出
引脚。串行引脚用于串行连接所有
边界扫描寄存器单元在一个设备插入boundary-
扫描寄存器链，这开始于TDI引脚和结束
在TDO引脚。的并行端口连接到
内部核心逻辑瓦和输入，输出和控制
一个I / O缓冲器的端口来捕获和数据装入到
寄存器来控制或观察每个I / O的逻辑状态。
边界扫描寄存器
绕行
注册
控制逻辑
JTAG
TMS
TCK
JTAG
TDI
指令
注册
TAP控制器
指令
解码
产量
MUX
TDO
图1-14
42MX IEEE 1149.1边界扫描电路
表3
PORT
TMS
（测试
选择）
测试访问端口说明
描述
方式串行输入的测试逻辑的控制位。数据被捕获在测试逻辑时钟（TCK ）的上升沿。
TCK （测试时钟输入）专用测试逻辑时钟用于串行移位指令的测试，测试数据，并在上升沿控制输入
时钟，并且串行地移位在时钟的下降沿输出数据。最大时钟频率
针对TCK为20MHz 。
TDI （测试数据输入）
TDO
（测试
输出）
表4
指令
EXTEST
串行输入的指令和测试数据。数据被捕获在测试逻辑时钟的上升沿。
数据串行输出，用于从测试逻辑的测试指令和数据。 TDO被设置为无效驱动状态（高
阻抗）时的数据扫描不在进行中。
支持BST公众说明
IR代码（ IR2.IR0 ）
000
指令类型
强制性
描述
允许外部电路和板级互连
通过强制的测试模式，输出引脚进行测试和
捕获的测试结果输入引脚。
允许信号的器件引脚的快照是
捕获和运行期间检查
三态所有I / O ，以允许外部信号来驱动引脚。请
参考IEEE标准1149.1规范。
允许信号状态从元件引脚驱动为
从边界扫描寄存器决定。请参阅
IEEE标准1149.1规范的细节。
使得TDI和TDO引脚之间的旁路寄存器。该
测试数据通过所选择的设备，以在相邻器件
在测试链。
采样/预
高Z
钳
001
101
110
强制性
可选
可选
绕行
111
强制性
v6.0
1-11
