位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第406页 > CY7C341-25HC > CY7C341-25HC PDF资料 > CY7C341-25HC PDF资料1第1页
CY7C341
192个宏单元MAX EPLD
特点
192宏单元的12个LAB
8专用输入， 64个双向I / O引脚
0.8微米双金属CMOS EPROM技术
可编程互连阵列
384扩展器产品条款
可提供84引脚HLCC ， PLCC ，和PGA封装
从外部看， CY7C341提供8个专用输入，一
可被用作系统时钟。有64个I / O引脚
可被单独地配置为输入，输出或双向
方面的资料流。
可编程互连阵列
可编程互连阵列（ PIA ）解决了在互连
通过路由只需要由每个信号NECT局限性
逻辑阵列块。的输入， PIA是每个的输出
设备和每一个的I / O引脚的反馈中宏
销的装置上。
不同于掩蔽或可编程门阵列，这引起
可变延迟依赖于路由，在PIA有固定的延时。
这消除了其中的逻辑信号不需要的时滞，这
可能会导致在内部或外部的逻辑毛刺。固定延迟，
无论可编程互连阵列配置的，
通过确保内部信号歪斜或外消旋简化了设计
避免上课。其结果是简化设计实施，
常在单次通过，而不多个内部逻辑占位
所需可编程门换货和路由迭代
数组来实现设计的时序目标。
功能说明
该CY7C341是一个可擦可编程逻辑器件
（ EPLD ），其中的CMOS EPROM单元，用于配置
在装置内的逻辑功能。在MAX架构
100％的用户可配置的，从而使设备能够accommo-
迄今为止，各种独立的逻辑功能。
的192个宏单元中的CY7C341分为12逻辑
阵列模块（LAB ） ，每个LAB 16 。有384扩展器
乘积项，每个LAB 32 ，要使用和共享的巨
rocells每个LAB内。每个LAB互连带
可编程互连阵列，使所有信号为
路由在整个芯片上。
该CY7C341的速度和密度使得它们成为
在广泛的应用中使用，从替换的大
量的7400系列的TTL逻辑，到复杂的控制器和
多功能芯片。凭借超过37倍的功能
的20针的PLD ，所述CY7C341允许更换过
75 TTL器件。通过用大量的逻辑，所述
CY7C341减少了电路板空间和元件数量，并增加
系统的可靠性。
每个LAB包含16个宏单元。实验室中A，F ，G和L， 8
宏单元被连接到I / O管脚和8被埋没，而
为LAB的B，C， D，E， H， I，J和K ， 4个宏单元被连接
到I / O引脚和12个被埋没。此外，除了到I / O的
埋宏单元，有32个单品传统逻辑
扩展器在每个LAB 。它们的使用大大提高了capa-
宏蜂窝的相容性，而不增加的精良的数量
UCT条款在每个宏单元。
时序延迟
在CY7C341内定时延迟可以容易地确定
运用
经 ，经
专业 ，或
经
企业
软件。该CY7C341有固定的内部延迟，使
用户确定最坏情况下的时序延迟的任何设计。
设计建议
对于正确的操作，输入和输出引脚必须CON组
紧张的范围GND < （V
IN
或V
OUT
） ＆ LT ; V
CC
。未使用
输入必须始终被捆绑到一个适当的逻辑电平（或
V
CC
或GND ） 。每一组的V
CC
和GND引脚必须连接 -
编在一起，直接在设备上。电源去耦
至少0.2电容器
F
必须连接V之间
CC
和GND 。对于最有效的去耦，各V
CC
针
应分别耦至GND时，直接在设备。
去耦电容应具有良好的频率响应，
如单片陶瓷类型。
逻辑阵列模块
有在CY7C341 12逻辑阵列块。每个LAB
由宏单元包含16个宏单元，一个EX-的
迎合含有32扩展乘积项阵列，和一个
I / O模块。该实验室由可编程互连喂
阵列和专用输入总线。所有的宏单元反馈去
到宏蜂窝阵列，膨胀阵列和编程
梅布尔互联阵列。扩展养活自己和
宏单元。所有的I / O反馈到可编程IN-
terconnect阵列，以便它们可以由宏小区进行访问
在其他实验室，以及在实验室中宏在其中
它们位于。
设计安全性
该CY7C341包含一个可编程的设计为特色的安全性
TURE ，用于控制接入到编程到的数据
装置。如果此可编程功能被使用时，一个专用的DE-
符号中的设备中实现不能被复制或检索。
这使得由于将要获得的设计控制水平高
EPROM单元格中编辑数据是不可见的。该位是
控制这个功能，连同所有其它的节目数据，可
被擦除的设备简单地复位。
MAX是Altera公司的注册商标。
经线，经线
专业，和
经
企业是赛普拉斯半导体公司的商标。
赛普拉斯半导体公司
3901北一街
圣荷西
CA 95134
408-943-2600
2000年7月19日
