74ABT543
扩展交流电气特性
（ SOIC封装）
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
符号
参数
C
L
=
50 pF的
8路输出开关
（注9 ）
民
f
切换
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
最大切换频率
传播延迟
A
n
到B
n
或B
n
到A
n
传播延迟
LEAB到B
n
， LEBA到A
n
输出使能时间
OEBA或OEAB到A
n
或B
n
CEBA或CEAB到A
n
或B
n
t
PHZ
t
PLZ
输出禁止时间
OEBA或OEAB到A
n
或B
n
CEBA或CEAB到A
n
或B
n
1.5
1.5
8.5
8.5
（注12 ）
（注12 ）
ns
1.5
1.5
7.5
7.5
2.0
2.0
8.5
8.5
2.5
2.5
11.0
11.0
ns
1.5
1.5
1.5
1.5
典型值
100
6.2
6.2
6.5
6.5
2.0
2.0
2.0
2.0
7.5
7.5
8.0
8.0
2.5
2.5
2.5
2.5
10.0
10.0
10.5
10.5
ns
最大
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
250 pF的
1输出开关
（注10 ）
民
最大
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
250 pF的
8路输出开关
（注11 ）
民
最大
兆赫
ns
单位
注9 ：
本规范是保证，但未经测试。该限制适用于传输延迟为所有路径描述相位切换（即所有低到
HIGH ， HIGH到LOW ，等等） 。
注10 ：
本规范是保证，但未经测试。极限代表取代50 pF负载capac-的传播延迟为250pF负载电容
itors在标准的AC负载。本规范适用于单路输出开关而已。
注11 ：
本规范是保证，但未经测试。这些限制代表的传播延迟为所有路径描述开关相位（即所有低到
HIGH ， HIGH到LOW ，等）代替了标准的交流负载的50 pF负载电容250 pF负载电容。
注12 ：
三态延迟时间是在输出RC网络（ 500Ω ， 250 pF）的主导，并已被排除在数据表
SKEW
（ SOIC封装）
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
符号
参数
C
L
=
50 pF的
8路输出开关
（注13 ）
最大
t
OSHL
（注15 ）
t
OSLH
（注15 ）
t
PS
（注16 ）
t
OST
（注15 ）
t
PV
（注17 ）
引脚到引脚歪斜
HL转换
引脚到引脚歪斜
LH转换
占空比
LH- HL倾斜
引脚到引脚歪斜
LH / HL转换
设备到设备斜
LH / HL转换
2.5
4.5
ns
2.0
4.0
ns
2.0
4.0
ns
1.3
2.0
ns
1.0
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
250 pF的
8路输出开关
（注14 ）
最大
2.0
ns
单位
注13 ：
本规范是保证，但未经测试。该限制适用于传输延迟为所有路径描述相位切换（即所有低到
HIGH ， HIGH到LOW ，等等） 。
注14 ：
本规范是保证，但未经测试。极限代表取代50 pF负载的传输延迟与250 pF负载电容
电容器中的标准AC负载。
注15 ：
歪斜是指实际的传播延迟为同一装置的任何两个单独的输出之间的差的绝对值。
该规范适用于任何输出切换HIGH到LOW （T
OSHL
） ，低到高（叔
OSLH
） ，或者其任意组合开关低到高的和/或高
到LOW （T
OST
） 。本规范是保证，但未经测试。
注16 ：
这说明在同一引脚低到高和高到低转换的延迟之间的差异。它在所有测量
输出在同一芯片上（驱动程序）中，最差（最大增量）数是保证规范。本规范是保证，但未经测试。
注17 ：
对于一组给定的条件（即，温度和V的传播延迟变化
CC
）从设备到设备。本规范是保证，但不
测试。
5
www.fairchildsemi.com
