连接图
引脚分配
对于DIP和Flatpak
引脚分配
对于LCC
DS100241-4
DS100241-3
功能说明
该ACTQ533包含八个D型锁存与TRI -STATE
标准输出。当锁存使能（ LE ）输入
在D高，数据
n
输入端进入锁存器。在这种CON-
条件时的锁存器是透明的，也就是说，锁存器输出将
每一次的D输入的变化而变化的状态。当LE是
低时，锁存器存储是存在于信息
在D输入建立时间高到低转录前
LE习得的。三态输出的标准控制
由输出使能（ OE ）输入。当OE是低电平，则标
准输出在2态模式。当OE为高电平，则
标准输出处于高阻抗状态，但是这
不干扰输入新的数据进入锁存器。
真值表
输入
LE
X
H
H
L
OE
H
L
L
L
D
n
X
L
H
X
输出
O
n
Z
H
L
O
0
H =高电压等级
L =低电压等级
Z =高阻抗
X =非物质
O
0
=上一页
0
之前HIGH到锁存器的低转换启动
逻辑图
DS100241-5
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.national.com
2
