详细说明
该GS9032串行器是用于双极集成电路
根据将并行数据转换成串行格式
SMPTE 259M标准。该设备同时编码8和
生产的串行10位TTL兼容的并行信号
数据传输速率高达540MB /秒。它采用单5伏
供应和封装在一个44引脚TQFP封装。
在装置内的功能块包括输入
锁存器，同步检测器，并行到串行转换器，SMPTE
加扰器， NRZ到NRZI转换器，内置电缆驱动器， PLL
为10X并行时钟乘法和锁定检测。该
并行数据（ PD0 - PD9 ）和并行时钟（ PCLKIN ）是
经过11分别通过引脚1应用。
1.同步检测器
关于中心频率。单个外部电阻器，
R
VCO
，设置VCO频率
（参见图12） 。
4.压控振荡器的中心频率选择
对于一个给定的R
VCO
值中，VCO可振荡的两个一
频率。当SS0 =逻辑1时， VCO的中心频率
对应于
L
曲线。为SS0 =逻辑0时， VCO的
中心频率对应于
H
曲线（
H
is
约1.5×
L
).
800
700
GS9032
VCO的频率（ MHz）的
600
500
400
300
200
100
0
0
200
400
600
800
1000
1200 1400
1600 1800
该同步检测器使得系统具有8兼容
或10位的数据。它看起来对保留字000-003和
3FC - 3FF十位十六进制或00和FF中的8位
十六进制，在TRS- ID同步字使用。当
无论是发生的所有0或全1的输入PD2 - PD9
被检测到时，低两位PD0和PD1被迫
零或一的分别。用于非SMPTE标准
并行数据，该同步检测器可以通过一个被禁止
逻辑输入，同步检测禁用（ 44 ） 。
2. SCRAMBLER
H
SSO=0
L
SSO=1
R
VCO
()
图。 12
所述扰码器是一个用于一个线性反馈移位寄存器
根据伪随机输入的串行数据
9 4
固定多项式（X + X + 1 ） 。这最大限度地减少了DC
部件输出的串行数据流中。在NRZ到
NRZI转换器采用另一种多项式（ X + 1）转换
中的一些长的序列，以一系列的转变，从而最小化
极性的影响。这些功能可以通过设置被禁用
旁路引脚（ 31 ）高。
3.锁相环
推荐
VCO
值进行自动速率SMPTE 259M
应用程序是374Ω （见
典型应用电路） 。
此值可以防止虚假的标准显示在自动模式。
用于非SMPTE的应用（其中，数据速率×2
谐波相关）用图12来确定第r
VCO
值。
压控振荡器和一个内部分频器产生的PLL时钟。
的除法器的模量1 ，2和4允许PLL锁定到数据
率从143MB / s到540MB / S 。除法器模量设定
由AUTO / MAN ，和SS [ 2 ： 0 ]引脚（见
事实表
进一步的细节） 。
此外，一个可人工选择模
8分频器允许运行在数据速率低达18MB /秒
当R
VCO
增大到1kΩ的。
当环路未被锁定，锁定检测电路静音
串行数据输出。当环路被锁定时，锁
检测输出可从销20和为HIGH 。
真正的和补充的串行数据， SDO和SDO ，是
可从引脚24 ， 25 ， 27和28这两个输出驱动器
4 75Ω同轴线缆与SMPTE电平的串行数字
视频信号。要禁用从引脚27和28的输出
（ SDO1 ， SDO1 ） ，去掉连接到R的电阻
SET1
销（30）和浮SDO1 ENABLE引脚（19）。
注意：不要将引脚19至V
CC
.
R
SET
计算方法：
1.154
×
R
负载
R
SET
= --------------------------------------
-
V
SDO
该PLL进行并行时钟乘法和提供
对于串行的定时信号。它是由一
相位/频率检测器（无死区） ，充
泵， VCO
,
除以十计数器和除以2
计数器。
相位/频率检测器允许更宽的捕获范围
和更快的锁定时间比单独一相鉴别。
频率的歧视，消除了谐波
锁定。与这种类型鉴别器时，PLL可以克服
阻尼良好的稳定性，而不会牺牲锁定时间。
电荷泵提供一个'充电信息包“的环路
滤波器，它正比于系统的相位误差。
内部电压钳位电路被用于约束的环路滤波器
电压之间约1.8和3.4伏。
该VCO是一种差分相位噪声低，工厂调整
设计，提供了增强免疫力，中国人民银行和噪音
精确控制VCO的中心频率。该VCO可
工作在800MHz的过量的，并且具有± 15％的范围内拉
GENNUM公司
其中R
负载
= R
引体向上
|| Z
8 10
521 - 96 - 07
