位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第208页 > LTC2436-1CGN > LTC2436-1CGN PDF资料 > LTC2436-1CGN PDF资料1第16页
LTC2436-1
应用S我FOR ATIO
模拟输入范围
–0.5V
REF
到0.5V
REF
＆ LT ;吨
EOCtest
CS
测试EOC
18位
SDO
高阻
高阻
EOC
17位
CH0/CH1
SCK
（内部）
转变
睡觉
睡觉
数据输出
转变
24361 F09
测试EOC
（可选）
图9.内部串行时钟，单周期操作
和设备开始输出数据，在时间t
EOCtest
后
CS的下降沿（如果EOC = 0）或叔
EOCtest
之后， EOC变为
LOW （如果CS为低电平EOC的下降沿时） 。该
的T值
EOCtest
是23μs ，如果该设备在使用其内部
振荡器（F
0
=逻辑低）。若F
O
是由一个外部驱动
的频率f振荡器
EOSC
，则T
EOCtest
3.6 /女
EOSC
。如果
CS被拉前时间t HIGH
EOCtest
，设备恢复
到睡眠状态，并且转换结果在被保持
内部静态移位寄存器。
如果CS保持低电平长于吨
EOCtest
，该网络首先上升
会发生SCK的边缘和转换结果是串联
移出SDO引脚。该数据输出周期结束
后19个上升沿。数据被移出SDO引脚
在SCK的每个下降沿。内部生成的序列
时钟输出到SCK引脚。这个信号可以用来
却将转换结果为外部电路。 EOC可以
在SCK的第一个上升沿和最后一位被锁存
在SCK的第19个上升沿的转换结果。
后19个上升沿， SDO变高（ EOC = 1）时，SCK
居高不下和一个新的开始转换。
16
U
2.7V至5.5V
1F
1
2
3
4
5
6
7
V
CC
REF
+
REF
–
CH0
+
CH0
–
CH1
+
CH1
–
GND
8, 9, 10, 15, 16
SCK
SDO
CS
13
12
11
3-WIRE
SPI接口
F
O
14
- 外部时钟源
=内部OSC /同时
为50Hz / 60Hz抑制
V
CC
10k
LTC2436-1
参考
电压
0.1V至V
CC
16位
SIG
15位
最高位
14位
13位
第2位
第1位
位0
最低位
高阻
高阻
W
U U
通常情况下， CS中的数据输出状态仍然很低。
然而，数据输出状态可以通过拉动被中止
CS HIGH随时随地之间的第一和第19个上升沿
SCK，参见图10.在CS中，该装置的上升沿
中止的数据输出状态，并立即启动
新的转换。这是中止无效有用
转换周期，或者一个同步转换的开始
锡永。如果CS被拉高，而转换器驱动
SCK低电平时，内部上拉不可恢复
SCK为逻辑高电平状态。这样会导致器件退出
上的下一个下降沿的内部串行时钟模式
CS 。这可避免增加一个外部10k的上拉
电阻SCK引脚或从未当CS为高电平时，
SCK为低。
当SCK为低电平时， LTC2436-1的内部上拉
引脚SCK被禁用。通常情况下， SCK是不是外部
如果该装置是在内部SCK的定时模式来驱动。
然而，某些应用可能需要一个外部
司机SCK 。如果驾驶者继续高阻输出后，
低电平信号时， LTC2436-1的内部上拉遗体
24361f
