LTC2424/LTC2428
应用信息
2.20
ADC输出（归一伏）
V
IN
= 300mV的
P-P
+ 2V DC
2.15
2.10
量（dB ）
2.05
2.00
1.95
1.90
1.85
1.80
0.5
1
1.5
2
时间（秒）
2.5
24248 F12a
图12a 。数字化波形与2V直流偏置
0.20
ADC输出（归一伏）
V
IN
= 300mV的
P-P
+ 0V DC
0.15
0.10
量（dB ）
0.05
0.00
–0.05
–0.10
–0.15
–0.20
0.5
1
1.5
2
时间（秒）
2.5
24248 F12c
图12c 。数字化波形与无偏移
图12.使用LTC2424 / LTC2428的高精度宽动态范围
数字化以300mV
P-P
15Hz的波形与一个大的直流偏移量（V
CC
= 5V, V
REF
= 5V)
浮在上电时或在此过渡中，转换器
进入内部SCK模式。如果SCK为低，在电
或在此过渡期间，转换器进入外部
SCK模式。
多路串行输入时钟（ CLK ）
一般情况下，该引脚在外部连接到SCK为4线OP-
累加器。在CLK （引脚19 ）与CSMUX举行的上升沿
HIGH时，数据被串行移入复用器。如果CSMUX
为低电平时， CLK输入将被禁用，通道
选择不变。
串行数据输出（ SDO ）
串行数据输出引脚， SDO （引脚24 ） ，驱动串行
期间的数据输出状态的数据。另外， SDO引脚
U
W
U
U
0
–20
–40
–60
–80
15Hz
100sps
2V OFFSET
–100
–120
0
25
频率（Hz）
50
24248 F12b
图12b 。 FFT波形与2V直流偏置
0
–20
–40
–60
–80
15Hz
100sps
0V OFFSET
–100
–120
0
25
频率（Hz）
50
24248 F12d
图12d 。 FFT波形与无偏移
用作转换指示器的过程中的端
转换和睡眠状态。
当CSADC （ 23脚）为高电平时，SDO驱动切换
到一个高阻抗状态。这使得共享串行
接口与其它设备。如果CSADC为低电平的期间
转换或睡眠状态， SDO将输出EOC 。如果CSADC是
在转换阶段低， EOC位出现
高通过SDO引脚。一旦转换完成，
EOC变为低电平。该设备仍处于睡眠状态，直到
SCK的第一个上升沿时发生CSADC = 0 。
ADC片选输入（ CSADC ）
的低电平有效的芯片选择， CSADC （引脚23） ，用于测试
转换状态，以及使数据输出
传送如在前面的章节中描述。
15
