LTC2436-1
应用S我FOR ATIO
在转换期间，下冲和/或
连接到一个高速数字信号的过冲
LTC2436-1销可能会严重干扰模拟到数字
转换过程。下冲和过冲的OC
CUR由于在转换器的阻抗失配
脚，当外部控制信号的过渡时间
小于从驱动器到传播延迟的两倍
LTC2436-1 。作为参考，在常规FR-4板，信号
传播速度约为183ps /英寸为
内部走线和170ps /英寸的表面痕迹。因此，一个
驱动器产生具有最小跃迁的控制信号
为1ns的灰时必须连接到所述转换器销
通过跟踪超过2.5英寸的较短。这个问题
变得特别困难的共享时，控制线
的使用和可能发生多次反射。该解决方案
是仔细终止所有输电线路接近
其特征阻抗。
并联终端附近的LTC2436-1引脚将消除
这个问题，但将增加驱动器功耗。
27Ω和56Ω之间的串联电阻放在靠近
司机也将消除，无需额外这一问题
功耗。实际电阻值取决于
走线阻抗和连接拓扑。
一种替代的解决方案是降低的边沿速率
控制信号。但是应当注意的是，使用非常慢
边缘会增加转换器的电源电流
在过渡时间。所使用的多个接地引脚
在此包中的配置，以及所述差分
输入和参考架构，大幅降低
转换器的灵敏度，接地电流。
要特别注意给予的连接
F
O
当LTC2436-1用于与外部信号
转换时钟。这个时钟是活跃在转换期间
锡永时间和由所提供的正常模抑制
内部的数字滤波器不是很高，在这个频率。一
这个频率在转换器的正常模式信号
参考终端可能会导致成直流增益和INL
错误。此频率处的正常模式信号
转换器的输入端可能会导致成一个直流偏移误差。
U
由于非对称电容，可能会出现这种振荡
在F之间的耦合略去
O
信号迹线和所述转换器
输入和/或参考的连接迹线。立即
解决办法是保持最大可能的分离
在F之间
O
信号跟踪和输入/参考显
良。当F
O
信号是并行终止附近
转换器，大量AC电流是流在循环
由F形成
O
连线上，终端和
接地回路。因此，扰动信号可以是
感应耦合到所述转换器的输入和/或给
ENCE 。在这种情况下，用户必须减少到最低限度
环路面积为F
O
信号以及环路面积为
差分输入和参考连接。
驱动输入和参考
该LTC2436-1转换器的输入端和基准销
直接连接到采样网络电容
器。根据微分之间的关系
输入电压和所述差分基准电压，这些
电容器之间的这四个引脚开关
transfering少量电荷的过程中。一
简化的等效电路示于图12，其中
IN
+
而在
–
参照所选择的差分信道和
未被选择的信道被略去。
对于一个简单的近似，源阻抗
S
驾驶模拟输入引脚（IN
+
在
–
，楼盘
+
OR REF
–
）可
认为形成，与R一起
SW
和C
EQ
（见
图12 ），第一阶无源网络具有时间
不变
τ
= (R
S
+ R
SW
) C
EQ
。该转换器能够
有优于1LSB精度，如果采样输入信号
的采样周期比大至少11倍
输入电路的时间常数
τ.
在采样过程
四个输入的模拟引脚是每次都准独立的使
常数应单独加以考虑，并在最差
案件的情况下，错误可能会增加。
当使用内部振荡器（F
O
= LOW ）时，
LTC2436-1的前端的开关电容网络是
主频为69900Hz相当于14.3μs采样
24361f
W
U U
19
