LTC2410
应用S我FOR ATIO
串行时钟模式被选择在CS的下降沿。
选择外部串行时钟模式下，串行时钟引脚
（ SCK ）必须在每个CS下降沿时低。
串行数据输出引脚（ SDO ）为Hi -Z只要是CS
HIGH 。在转换期间的任何时间， CS可以是
为了监视转换器的状态拉低。
当CS被拉低， EOC输出到SDO引脚。
EOC = 1，而转换过程中和EOC = 0，如果
设备处于休眠状态。独立的CS ，在中
设备会自动进入低功耗的睡眠状态，一旦
转换完成。
当设备处于睡眠状态（EOC = 0），其
转换的结果是在一个内部静态移位寄存器举行
之三。该装置保持在休眠状态，直到第
SCK的上升沿被认为是在CS为低电平。数据移入
出在SCK的每个下降沿SDO引脚。这使得
外部电路锁存器的输出上的上升沿
SCK 。 EOC可以在SCK的第一个上升沿被锁存
和转换结果的最后一位可以被锁定在
第32上升SCK边缘。在第32届下降沿
SCK ，设备开始一次新的转换。 SDO变高
（ EOC = 1 ），表示转换正在进行中。
在数据周期的结束时， CS可以保持低
和EOC监控为转换结束的中断。
另外， CS可驱动高设置SDO为Hi -Z 。
2.7V至5.5V
1F
2
V
CC
LTC2410
参考
电压
0.1V至V
CC
模拟输入范围
–0.5V
REF
到0.5V
REF
3
4
5
6
REF
+
REF
–
IN
+
IN
–
GND
SDO
CS
12
11
SCK
13
3-WIRE
SPI接口
F
O
14
V
CC
CS
测试EOC
SDO
高阻
高阻
测试EOC
测试EOC
31位
EOC
30位
SCK
（外部）
转变
睡觉
数据输出
转变
2410 F05
图5.外部串行时钟，单周期操作
U
如上所述， CS可以在任何时候被拉低
命令来监视转换状态。
通常情况下， CS中的数据输出状态仍然很低。
然而，数据输出状态可以通过拉动被中止
CS HIGH随时随地的第一个上升沿和
第32个SCK的下降沿，参见图6.在上升沿
连拍的，该装置将中止该数据输出状态和二份
diately启动一个新的转换。这是有用的系
TEMS不需要所有32位输出数据，中止了
无效的转换周期或同步的开始
转换。
外部串行时钟， 2线I / O
这种定时模式采用2线串行I / O接口。该
转换结果移出设备通过一个外部
应受产生串行时钟（SCK）信号，见图7。连拍
可以永久地连接到接地，简化了用户
接口或隔离屏障。
外部串行时钟模式被选择时的所述端
上电复位（ POR ）周期。上电复位周期结束
V后大约为0.5ms
CC
超过2.2V 。水平
施加到SCK此时确定是否SCK为内部或
外部。 SCK必须以POR月底驱动为低电平之前
为了进入外部串行时钟定时模式。
= 50Hz的抑制
=外部振荡器
= 60Hz抑制
1, 7, 8, 9, 10, 15, 16
29位
SIG
28位
最高位
27位
26位
第5位
最低位
位0
SUB LSB
高阻
W
U
U
13
