LTC2410
应用S我FOR ATIO
在睡眠状态时，可能会出现类似的情况
CS是脉冲高 - 低 - 高，为了测试转换
锡永的状态。如果设备处于睡眠状态（EOC = 0）时，SCK
将变低。当CS变为高电平（时间周期内
如上T定义
EOCtest
） ，在内部上拉被激活。
有关SCK引脚上的高容性负载，内部
拉可能是不够的，返回SCK为高电平
前CS变低了。这不是下一个关注
正常情况下检测后，其中CS保持低电平
EOC = 0 ，这种情况是很容易通过增加一个克服
外部10K上拉电阻，以SCK引脚。
内部串行时钟， 2线I / O，
连续转换
此计时模式使用2线，所有输出（ SCK和SDO ）
界面。转换结果被移出该装置的
通过内部产生的串行时钟（SCK）信号，见
图10的CS可以永久地连接到地， simpli-
fying用户界面或隔离屏障。
内部串行时钟模式被选择时的所述端
上电复位（ POR ）周期。上电复位周期结束
V后大约为0.5ms
CC
超过2.2V 。内部
参考
电压
0.1V至V
CC
模拟输入范围
–0.5V
REF
到0.5V
REF
1, 7, 8, 9, 10, 15, 16
CS
SDO
31位
EOC
30位
29位
SIG
SCK
（内部）
转变
睡觉
数据输出
转变
2410 F10
图10.内部串行时钟，连续运行
U
弱上拉是在上电复位周期有效;因此，该
内部串行时钟定时模式，自动选择
如果SCK没有外部驱动为低电平（如果SCK加载等
该内部上拉不拉引脚为高电平时，
外部SCK的模式将被选择） 。
在转换时， SCK和串行数据输出
引脚（ SDO ）高（ EOC = 1 ） 。一旦转换
完成后， SCK和SDO变为低电平（ EOC = 0 ）表示
转换已完成，设备已进入
低功耗睡眠状态。的部分保持在睡眠状态
时间的最低金额（1/2内部SCK期）
然后立即开始输出数据。该数据输出
周期开始在SCK的第一个科幻上升沿之后结束
第32个上升沿。数据被移出SDO引脚
SCK的每个下降沿。内部生成的序列
时钟输出到SCK引脚。也可以使用此信号
到转换结果转移到外部电路。 EOC
可以在SCK的第一个上升沿和最后被锁定
的转换结果位可以在第32个锁存
上升SCK边缘。之后的第32个上升沿， SDO变
HIGH （ EOC = 1 ），表示一个新的转换正在进行中。
SCK保持在转换过程中HIGH 。
2.7V至5.5V
1F
2
V
CC
LTC2410
3
4
5
6
REF
+
REF
–
IN
+
IN
–
GND
SDO
CS
12
11
SCK
13
3-WIRE
SPI接口
F
O
14
V
CC
W
U
U
= 50Hz的抑制
=外部振荡器
= 60Hz抑制
28位
最高位
27位
26位
第5位
最低位
24
位0
17
