LTC2412
应用S我FOR ATIO
U
2.7V至5.5V
1F
1
2
3
4
5
模拟输入范围
–0.5V
REF
到0.5V
REF
6
7
CS
V
CC
LTC2412
REF
+
REF
–
CH0
+
CH0
–
CH1
+
CH1
–
GND
8, 9, 10, 15, 16
SCK
SDO
CS
13
12
11
2-WIRE
接口
F
O
14
V
CC
SDO
31位
EOC
30位
CH0/CH1
SCK
（内部）
转变
数据输出
转变
2412 F10
图10.内部串行时钟，连续运行
保持转换器的精度
的LTC2412旨在降低尽可能
转换结果的敏感性设备解耦，
PCB布局，抗锯齿电路，线路频率扰动
系统蒸发散等。然而，为了保持
这部分极高的精度能力，一些简单的
预防措施是可取的。
数字信号电平
的LTC2412的数字接口是易于使用的。其数字
输入（F
O
， CS和SCK在经营外部SCK模式）
接受标准TTL / CMOS逻辑电平，内部
滞后的接收器可以容忍的边缘速率慢，
为100μs 。然而，一些注意事项必须采取
优势出色的精度和较低的供应
目前这种转换器。
数字输出信号（ SDO和SCK在内部SCK
操作）的方式是以下的关注，因为它们是
在转换的状态不是一般的活跃。
而数字输入信号的范围是从0.5V到
(V
CC
- 0.5V ）时， CMOS输入接收机绘制附加
电流从电源。但是应当指出的是，
当数字输入信号（F任一项
O
， CS和SCK
22
W
U
U
= 50Hz的抑制
=外部振荡器
= 60Hz抑制
参考
电压
0.1V至V
CC
29位
SIG
28位
最高位
27位
26位
第5位
最低位
24
位0
在外部SCK操作方式）在该范围内，则
LTC2412电源电流可能增加，即使
在质询信号为有效逻辑电平。对于微
操作时，建议以驱动所有的数字输入
信号到全CMOS电平[V
IL
< 0.4V和V
OH
＆ GT ;
(V
CC
– 0.4V)].
在转换期间，下冲和/或
连接到LTC2412快速数字信号的过冲
销可能会严重干扰模拟到数字转换
流程。下冲和过冲可能是由于
在转换器引脚的阻抗不匹配时的
外部控制信号的过渡时间小于
的传播延迟，从驾驶员LTC2412两次。
作为参考，在常规FR-4板，信号传播
速度约为183ps /英寸对内部导线
和170ps /英寸的表面痕迹。因此，驱动器gener-
用的最小过渡时间阿婷的控制信号
为1ns ，必须通过一个连接到转换器销
追踪超过2.5英寸的较短。这个问题就变得
特别困难的共享时，控制线采用
并进行多次反射。解决的办法是
仔细终止所有输电线路接近他们的
特性阻抗。
2412f
