LTC2404/LTC2408
应用信息
2.7V至5.5V
V
CC
0.1V
到V
CC
–0.12V
REF
TO 1.12V
REF
F
O
V
CC
CSADC /
CSMUX
SCK / CLK
测试EOC
SDO
高阻
高阻
测试EOC
BIT31
的bit30位29 Bit28 Bit27 Bit26
SIG
EXR MSB
BIT4
最低位
BIT0
子
最低位
高阻
测试EOC
D
IN
不在乎
EN
D2
D1
D0
图7.外部串行时钟时序图
当设备处于睡眠状态时，在进入所述
数据输出状态下，用户可以编程多路转换器。
如图7所示，多路转换器通道被选择
通过串行移位4位字到D
IN
引脚上的上升沿
CLK的上升沿（ CLK是联系在一起SCK ） 。第一位是一个使能
位必须为高电平，以节目的频道。该
接下来的三个位决定选择哪个通道，请参阅
表3.在CSMUX的下降沿，新的信道是
选择和有效期为执行第一转换
以下的数据输出状态。时钟信号施加到
CLK引脚而CSMUX为低电平（输出的数据中
态）将会对频道选择没有影响。 Further-
此外，当D
IN
保持低电平或CLK是在保持低
睡眠状态下，信道选择是不变的。
当设备处于睡眠状态（EOC = 0），其
转换的结果是在一个内部静态移位寄存器举行
之三。该装置保持在休眠状态，直到第
SCK的上升沿被认为是同时CSADC低。数据
移出SDO引脚在SCK的每个下降沿。这
使外部电路锁存输出的上升
SCK的边缘。 EOC可以在第一个上升沿被锁存
SCK和转换结果的最后一位可以是
锁定在SCK的第32个上升沿。在第32届下降
SCK的边缘，设备开始一次新的转换。 SDO
变高（ EOC = 1 ），表示转换正在进行中。
18
U
W
U
U
= 50Hz的抑制
=外部振荡器
= 60Hz抑制
LTC2404/LTC2408
V
REF
CH0
TO CH7
MUXOUT
ADCIN
GND
CSMUX
CSADC
SCK
CLK
D
IN
SDO
SCK
CS
不在乎
24048 F07
在数据周期的结束， CSADC可以保持
LOW和EOC作为监控终端转换的接口
中断。另外， CSADC可驱动高设置
SDO为Hi-Z 。如上所述， CSADC可以被拉
低处，以便监视转换状态的任何时间。
对于每个操作， CSMUX可绑
CSADC而不影响所选择的频道。
在数据输出周期的结束时，将转换器
进入前一个用户透明的校准周期去实际
执行所选择的输入信道的转换。
这使得66ms （对于60Hz的陷波频率）向前看
时间复用器输入。以下的数据输出
周期中，多路复用器的输入信道可以选择任何
时间在这66ms窗口拉CSADC高和
串行移位数据到D
IN
销，参见图8 。
当该设备正进行内部校准，它是
敏感的接地电流干扰。误差电流
流过接地引脚可能导致偏移误差。如果
在校准过程中， SCK引脚被触发，这些地
会发生紊乱。该解决方案是驱动
多路转换器的时钟输入（CLK）分别从ADC
时钟输入（SCK） ，或者程序中的第一个多路复用器
1毫秒以下的数据输出周期。其余为65μs
可以用于允许输入信号来解决。
