LTC2255/LTC2254
应用S我FOR ATIO
轴承上多少SNR恶化将实验
转制。对于高波峰因数信号，如WCDMA或
OFDM中，其中，所述标称功率电平必须至少6分贝
以8分贝低于满量程，使用这些转换会
有较小的影响。
在该示例中的变压器可以与终止
适当的终止为在使用的信令。该
使用变压器以1： 4的阻抗比可
理想的情况下低电压差分信号
被考虑。中心抽头可以被旁路到地
通过电容器靠近ADC如果差分
信号起源于不同的平面上。使用电容的
器的输入端可能会导致峰化，并且根据
传输线的长度可能需要一个10Ω至20Ω欧姆
串联电阻，以同时充当低通滤波器，用于高
可被引入到所述时钟线通过频率噪声
相邻的数字信号，以及一个阻尼机器人 -
NISM的反射。
最大和最小转换率
最大转换速率LTC2255 / LTC2254
为125MSPS （ LTC2255 ）和105MSPS （ LTC2254 ） 。该
的LTC2255 / LTC2254采样速率的下限是阻止 -
由采样和保持电路下垂开采。该
该ADC的流水线架构依赖于存储模拟
小值电容信号。结漏电会
放电的电容器。规定的最小operat-
荷兰国际集团的频率为LTC2255 / LTC2254是1Msps的。
时钟占空比稳定器
一个可选的时钟占空比稳定器电路，确保高
性能，即使输入时钟具有非
占空比为50％ 。使用时钟占空比稳定器
推荐用于大多数应用。使用时钟
占空比稳定器时， MODE引脚应连接到
1/3V
DD
或2 / 3V
DD
使用外部电阻。
这个电路使用CLK引脚的上升沿进行采样
模拟输入。 CLK的下降沿被忽略，并且
内部下降沿被锁相生成
循环。在输入时钟的占空比可变化，从40％至60％的
和时钟占空比稳定器将保持不变
50％的内部占空比。如果时钟被关闭了
时间久了，占空比稳定器电路
U
需要一百个时钟周期，以便PLL锁定到
输入时钟。
对于应用的采样速率需要改变其中
很快，时钟占空比稳定器可被禁用。如果
占空比稳定器禁用，应小心
使采样时钟有50％ （ ±5％）的占空比。
数字输出
表1示出了模拟输入之间的关系
电压时，数字数据位，并且所述溢流位。
表1.输出代码与输入电压
A
IN +
– A
IN-
（ 2V系列）
>+1.000000V
+0.999878V
+0.999756V
+0.000122V
0.000000V
–0.000122V
–0.000244V
–0.999878V
–1.000000V
<–1.000000V
OF
1
0
0
0
0
0
0
0
0
1
D13 – D0
（偏移二进制）
11 1111 1111 1111
11 1111 1111 1111
11 1111 1111 1110
10 0000 0000 0001
10 0000 0000 0000
01 1111 1111 1111
01 1111 1111 1110
00 0000 0000 0001
00 0000 0000 0000
00 0000 0000 0000
D13 – D0
（ 2的补码）
01 1111 1111 1111
01 1111 1111 1111
01 1111 1111 1110
00 0000 0000 0001
00 0000 0000 0000
11 1111 1111 1111
11 1111 1111 1110
10 0000 0000 0001
10 0000 0000 0000
10 0000 0000 0000
W
U U
数字输出缓冲器
图14示出的等效电路为一个单一的输出
缓冲区。每个缓冲区由OV供电
DD
和OGND ，异
来自ADC的电源和接地迟来。附加
在该输出驱动N沟道晶体管允许操作
下降到较低的电压。在系列中的内部电阻与
输出使输出显示为50Ω外部
LTC2255/LTC2254
OV
DD
V
DD
V
DD
0.5V
至3.6V
0.1F
OV
DD
数据
从
LATCH
OE
OGND
预驱动器
逻辑
43
典型
数据
产量
22554 F14
图14.数字输出缓冲器
22554f
17
