LTC1863/LTC1867
TI I G DIAGRA S
t1
（对于短脉冲模式）
t
1
CS / CONV
50%
50%
t
4
（ SDO有效CONV ↓后）
t
4
CS / CONV
SCK
0.4V
SDO
高阻
t
7
（休眠模式唤醒时间）
t
7
SCK
50%
休眠位（ SLP = 0 ）
读入
CS / CONV
50%
SDO
CS / CONV
应用S我FOR ATIO
概观
该LTC1863 / LTC1867是完整的，低功耗的多
路开关连接的ADC 。它们由一个12位/ 16位的， 200ksps的钙
pacitive逐次逼近式A / D转换器，精密度
锡安内部参考，可配置8路模拟
输入多路复用器（MUX ）和用于传输数据的串行端口。
转换是通过在CS / CONV上升沿开始
输入。一旦一个转换周期已经开始，就不能
重新启动。之间的转换， ADC的接收输入
字用于信道选择和输出转换
结果，与模拟输入，准备后天
下一次转换。在采集阶段，最少时间
的为1.5μs将提供足够的时间进行采样和保持
电容器来采集模拟信号。
8
U
W
W
U U
UW
t
2
（ SDO有效SCK ↑前）
t
3
（ SDO有效保持时间SCK ↓后）
t
2
SCK
0.4V
t
3
2.4V
0.4V
SDO
t
5
（ SDI建立时间SCK ↑前）
t
6
（ SDI保持时间SCK ↑后）
t
5
2.4V
t
6
2.4V
0.4V
SDI
2.4V
0.4V
2.4V
0.4V
t
8
（总线释放时间）
t
8
2.4V
90%
10%
高阻
1867年TD
在转换过程中，内部的差分的16位
电容式DAC输出从测序特区
最有效位（MSB ）到最低有效位
（LSB）。输入被sucessively与二进制比较
由差动电容供给加权收费
DAC 。比特决策是由一个低功率，差分取得
比较器。在一次转换结束时， DAC输出
平衡的模拟输入。特区含量（一个12位/ 16位
数据字） ，代表模拟输入被加载到
在12位/ 16位输出锁存器。
18637f
