LT3724
应用S我FOR ATIO
U
V
IN +
16
15
14
C
BOOST
C
IN
V
IN-
L1
R
SENSE
TG
R
B
3
4
C
SS
R
CSS
5
6
7
R2
C
C1
R1
C
C2
R
C
8
LT3724
SHDN
C
SS
17
V
CC
保护地
12
11
C
VCC
D3
D1
C
OUT
V
OUT
SW
M1
R
A
1
V
IN
BOOST
图9. LT3724布局图（见PCB布局清单） 。
最小导通时间的思考
（降压转换器）
最小导通时间（t
TG （ON）的
）是最短的时间
该LT3724能够打开MOSFET ，然后对
再次关闭。它是由内部的定时延迟和确定的
栅极电荷MOSFET的。具有高投入应用
输出差分电压在低占空比操作
并可能接近这个最小导通时间，通常为300ns 。
LT3724的开关频率在内部设定为200kHz的，
W
V
FB
V
C
U U
+
D2
BURST_EN
10
SENSE
+
SENSE
–
9
SGND
–
3724 F06
因此， MOSFET开关的最小占空比
为6％。当占空比必须是小于6％的
输出将保持监管的，但可能会出现周期跳跃。
循环跳绳会导致增加电感纹波
电流。如果重要的是周期跳跃不
发生时，遵循这一准则，考虑到
最坏的方案F
SW
和T
TG （ON）的
:
V
IN （MAX）
≤
9 V
OUT
这只是一个问题，对于具有V
OUT
< 7V 。
3724f
19
