LTC1344A
引脚功能
M0 （引脚1 ） ：
TTL电平模式选择输入。在M0数据
当LATCH为高电平时锁存。
V
EE
（引脚2 ） ：
负电源电压输入。可以连接
直接向LTC1543 V
EE
引脚。连接一个1μF的电容
到地面。
R1C （引脚3 ） ：
负载1中心抽头。
R1B （引脚4 ） ：
负载1节点B.
R1A （引脚5 ） ：
负载1节点A.
R2A （引脚6 ） ：
负载2节点A.
R2B （引脚7 ） ：
负载2节点B.
R2C （引脚8 ） ：
负载2中心抽头。
R3A （ 9针） ：
负荷3节点A.
R2B （引脚10 ） ：
负载2节点B.
R3C （引脚11 ） ：
3负载中心抽头。
GND （引脚12 ） ：
接地连接的负载1至负载3 。
GND （引脚13 ） ：
接地连接的负载4至负载6 。
V
CC
（引脚14 ） ：
正电源输入。 4.75V
≤
V
CC
≤
5.25V.
R4B （引脚15 ） ：
装载4节点B.
R4A （引脚16 ） ：
装载4节点A.
R5B （引脚17 ） ：
负载5节点B.
R5A （引脚18 ） ：
负载5节点A.
R6A （引脚19 ） ：
负载6节点A.
R6B （引脚20 ） ：
负载6节点B.
LATCH （引脚21 ） ：
TTL电平逻辑信号锁存输入。当
LATCH是低M0 ， M1 ， M2和DCE输入缓冲器/
DTE是透明的。当LATCH是高的逻辑引脚
被锁存在它们各自的输入缓冲器。数据
锁存允许选择线之间的多个共享
I / O端口。
DCE / DTE （引脚22 ） ：
TTL电平模式选择输入。 DCE
模式被选择时，高和DTE模式下低。该
在DCE / DTE数据时， LATCH为高电平时锁存。
M2 （引脚23 ） ：
TTL电平模式选择输入1。数据上
当LATCH为高M2被锁定。
M1 （引脚24 ） ：
TTL电平模式选择输入2.数据
当LATCH为高M1被锁定。
测试电路
C
A
R1
51.5
S1
ON
S2
关闭
R2
51.5
R3
124
LTC1344A
B
V
±7V
OR
±2V
1344 F01
图1.差分V.11或V.35阻抗测量
4
U
U
U
C
LTC1344A
R1
51.5
S1
ON
A，B
R2
51.5
V
±2V
S2
ON
R3
124
1344 F02
图2. V.35共模阻抗测量
