LTC1164-5
PI FU CTIO S
电源（引脚4,12 ）
在V
+
（引脚4 ）和V
–
（引脚12）应与被旁路
一个0.1μF的电容，以适当的模拟地。该
过滤器的电源应与其他被隔离
数字或高电压模拟电源。低噪声线性
供建议。使用开关电源
会降低过滤器的信号 - 噪声比。供应
在上电期间应该有一个压摆率小于1V / μs的少。
当V
+
V之前应用
–
和V
–
可以更积极
比地，一个信号二极管，必须使用以夹紧V
–
.
图1和双2显示了典型的连接和
单电源工作。
V
–
1
V
IN
V
+
2
3
4
5
0.1F
6
7
LTC1164-5
14
13
12
11
10
9
8
+
GND
数字电源
1k
时钟源
*可选（见正文）
图1.双电源供电对于f
CLK
/f
截止
= 100:1
V
IN
5V
≤
V
+
≤
16V
0.1F
10k
10k
+
1F
V
OUT
1164-5 F02
图2.单电源供电对于f
CLK
/f
截止
= 100:1
8
U
1
2
3
4
5
6
7
U
U
时钟输入（引脚11 ）
任何TTL或CMOS时钟源与一个方波输出
和50％的占空比（ ±10％）是适当的时钟源
用于装置。作为时钟源的电源
不应该是过滤器的电源。模拟地
为过滤器应连接到时钟的理由在
只有一个点。表1示出了在时钟的低和高
为单或双电源工作电平阈值。
脉冲发生器可以用作提供一个时钟源
高电平接通的时间大于0.5μs的。正弦波的
不推荐用于时钟输入频率小于
100kHz的，因为过慢时钟的上升或下降时间
产生内部时钟抖动（最大时钟的上升或下降
时间
≤1s).
时钟信号应该从路由
右侧的集成电路封装，以避免耦合到任何输入
或输出模拟信号路径。时钟之间的一个1K的电阻
源代码和引脚11将放缓的上升和下降时间
钟，以进一步减少电荷的耦合，图1
和2 。
表1.时钟源的高和低门限电平
电源
双电源>
±3.4V
双电源
≤ ±3.4V
单电源V
+
> 6.8V ，V
–
= 0V
单电源V
+
< 6.8V ，V
–
= 0V
高层
≥
V
+
/3
≥
V
+
/3
≥
V
+
0.65
≥
V
+
/3
低层
≤
0.5V
≤
V
–
+ 0.5V
≤
0.5V + 1/2V
+
≤
0.5V
*
0.1F
V
OUT
1164-5 F01
14
13
12
LTC1164-5
11
10
9
8
+
GND
数字电源
1k
时钟源
模拟地（引脚3,5）
该过滤器的性能取决于质量
模拟信号地。对于单通道或双电源
操作中，围绕封装的模拟地平面
年龄建议。模拟地平面应
连接到任何数字地在单个点。对于双
供给动作，插针3和5应被连接到
模拟接地层。对于单电源供电引脚3
和5应在1/2供给偏置和它们应
旁路到模拟地平面与至少一个1μF
电容器（图2） 。在最高单5V操作
f
CLK
为1MHz ，引脚3和5应该在2V偏置。这
最大限度地减少通带增益和相位变化（见典型
校准性能特点曲线：最大密码
波段单5V ， 50 ： 1 ;而总谐波失真+噪声VS RMS输入
单5V ， 50 ： 1 ） 。
