LP2995
框图
20039301
描述
该LP2995是一个线性总线终端稳压器设计
满足SSTL -2， SSTL- 3的JEDEC的要求。该
LP2995可以吸收和源目前在中
输出电压V
TT
，调节电压等于VDDQ / 2。
缓冲基准电压还跟踪VDDQ / 2
在V产生
REF
销，用于提供全局引用
在DDR- SDRAM和北桥芯片。 V
TT
设计
跟踪在V
REF
电压与一个紧公差比
整个电流范围内，同时通过防止拍摄的
输出级。
系列存根终端逻辑（ SSTL ）的设立是为了IM-
证明在整个数据传输的信号的完整性
内存总线。此终止方案对于防止
从信号反射高而传输数据出错
与DDR内存的频率出现。最常见的
终端的形式是II类单并行匹配。这
涉及使用由该芯片组的1卢比串联电阻
存储器和一个保留时间端接电阻器。这implementa-
灰可以在下面可以看到
图1 。
典型值的R
S
和R
T
25欧姆虽然这些
是可以改变的比例从目前的要求
LP2995 。测定的电流要求
的DDR- SDRAM的终止请参阅所附
应用笔记。
20039308
图1 。
www.national.com
6
