位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第375页 > M5M4V64S30ATP-10L > M5M4V64S30ATP-10L PDF资料 > M5M4V64S30ATP-10L PDF资料1第1页
三菱的LSI
SDRAM （ Rev.1.3 ）
Mar'98
M5M4V64S30ATP -8A ， -8L ， -8 ， -10L ， -10
64M （ 4 - X银行2097152 -字×8位）同步DRAM
有些内容如有变更，恕不另行通知。
引脚配置
（ TOP VIEW ）
VDD
DQ0
VDDQ
NC
DQ1
VSSQ
NC
DQ2
VDDQ
NC
DQ3
VSSQ
NC
VDD
NC
/ WE
/ CAS
/ RAS
/ CS
BA0(A13)
BA1(A12)
A10
A0
A1
A2
A3
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
VSS
DQ7
VSSQ
NC
DQ6
VDDQ
NC
DQ5
VSSQ
NC
DQ4
VDDQ
NC
VSS
NC
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
描述
该M5M4V64S30ATP是4 X银行2097152字×8位
同步DRAM ，与LVTTL接口。所有的输入和
输出被引用到CLK的上升沿。该
M5M4V64S30ATP实现了非常高速的数据传输速率可达
125MHz的，并适用于主存储器或图形存储器
在计算机系统中。
特点
- 单3.3V ± 0.3V电源
- 时钟频率为125MHz / 100MHz的
- 完全同步操作参考时钟上升沿
- 由BA0控制的4个银行操作， BA1 （银行地址）
- / CAS延时： 2/3 （可编程）
- 突发长度 - 1/2/ 4/8 /全页（可编程）
- 突发类型 - 顺序/交错（可编程）
- 列存取 - 随机
- 突发写入/单个写（可编程）
- 自动预充电/所有银行预充电用A10的控制
- 自动刷新和自刷新
- 4096刷新周期/ 64ms的
- 列地址A0 -A8
- LVTTL接口
- 400万， 54引脚薄型小尺寸封装（ TSOP II ）与
0.8毫米引线间距
马克斯。
频率
M5M4V64S30ATP-8A
M5M4V64S30ATP-8
M5M4V64S30ATP-10
125MHz
100MHz
100MHz
CLK访问
时间
6ns
6ns
8ns
CLK
CKE
/ CS
/ RAS
/ CAS
/ WE
DQ0-7
DQM
A0-11
BA0,1
VDD
VDDQ
VSS
VSSQ
：主时钟
：时钟使能
：片选
：行地址选通
：列地址选通
：写使能
：数据I / O
：输出禁用/写屏蔽
：地址输入
：银行地址
：电源
：电源的输出
：地面
：接地输出
400mil 54pin TSOP （II）的
三菱电机
1
