位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第819页 > ISL6150CBZ-T > ISL6150CBZ-T PDF资料 > ISL6150CBZ-T PDF资料2第10页
ISL6140 ， ISL6150
ISL6150
（ H版;图9） ：在正常条件下
（漏极< VPG ） ，第三季度DMOS将是，做空
底部的内部电阻至VEE ，而转向Q2关断。如果
从外部模块的上拉电流足够高时，
横跨6.2kΩ电阻器上的电压降将看起来像一个
逻辑高（相对于漏） 。注意，该模块是唯一
参考漏，不VEE （但正常情况下，
场效应管是上，漏极和VEE几乎相同
电压）。
当漏极电压高比VPG ， Q3
DMOS关断，并且电阻器和Q2夹紧PWRGD
PIN码以一个二极管压降（ 0.7V ）以上的漏极引脚。这
应能拉低对模块的上拉电流，
并禁止模块。
VDD
VIN + VOUT +
（科科） ISL6150
（ H版）
RPG
VPG
6.2K
(1.7V)
+
-
Q3
-
+
VEE
PWRGD
开/关
CL
+
高电平有效
启用
模块
1mW的消散。由于UV和OV比较器
相对于VEE电源参考的，他们不应该
会受到影响。这门钳位电压可以通过所抵消
横跨额外电阻上的电压。
如果有对漏极引脚负瞬变，阻塞
二极管可以帮助限制电流的注入量
IC载板。通用二极管（如1N4148 ）
可被使用。注意， ISL6140 （ L型）需要一个
二极管，而ISL6150 （ H版）需要两个二极管。
增加的二极管它的一个后果V
PG
电压是由每个二极管压降偏移。
开关SW1被示出为简单的按键。它可以是
由有源开关，如一个NPN或NFET取代;该
原理是一样的;拉UV节点下的触发点，
然后松开（切换低） 。要连接NFET ，为
例如，漏极进到紫外线;源至VEE ，而
门的输入;如果变高（相对于VEE ） ，它把
NFET上，和UV被拉低。只要确保在NFET
相比于电阻分压器电阻低，使得它
有没有问题，反对拉下。
R 8是一个上拉电阻为PWRGD ，如果不存在其他
组分充当上拉器件。 R8的值是
由你多大的电流时，要拉低确定
（也受VDD电压） ;并且希望把它拉
足够低，有一个良好的逻辑低电平。的LED ，也可以
放置在一系列的R 8 ，如果需要的话。在这种情况下，标准
是LED的亮度与电流。
R7和C3用于延迟过电流关断，如
在OV和UV部分所述。
Q2
漏
VIN-
VOUT-
图9.高电平有效使能模块
应用范围： GATE引脚
为了帮助保护外部FET ， GATE引脚的输出
是内部钳位;长达一个80V的电源，它不会出现任何
超过15V （标称14V ）高。大约从18V降至
10V时，栅极电压将约为低于供电4V
电压;在10V供电时，最小栅极电压为5.4V
（最坏的情况是，在-40 ℃）。
应用： “砖”稳压器
其中所使用的典型负载是DC / DC稳压器，一些
通常被称为“砖块”调节剂， （部分是由于它们的
形状，因为它可以被认为是一种“搭积木”
一个系统的） 。对于给定的输入电压范围内，有
不同的输出电压通常是整个家庭，
电流范围。还有各种尺寸的标准化
和引线，从原来的“满”砖，并自
越来越小（半砖和四分之一砖现在
常见的） 。
其他常见的功能包括：所有组件
（除了一些滤波电容）是自包含在一个
模压塑料封装;外部引脚的连接;和
往往使能输入引脚来打开或关闭。热插拔IC，
如ISL6140 ，经常被用于将功率门控到一块砖，
并打开它。
很多砖既有逻辑极性可用（启用或喜
LO输入） ;选择ISL6140 （L版）和ISL6150 （H
版本）来匹配。在它们之间的差别不大，
虽然L型输出通常是简单的接口。
使能输入通常具有上拉电阻或电流
源，或等效内置;必须注意在
应用范围：可选组件
除了在典型的应用中，并且所述变化
已经提到的，还有其他一些可能的
部件可能会在特定情况下可以使用。看
图29为一些可能性。
如果输入电源超过100V绝对
最大额定值，即使是很短的瞬间，这可能导致
其它组分的永久损坏IC ，以及
在黑板上。如果这不能保证，一个电压
抑制器（如SMAT70A ， D1）的建议。
当放置从VDD到VEE电路板上，它会钳
的电压。
如果输入电源发生瞬变时
供应或者附近的OV和UV跳变点时，GATE
可以打开或关闭瞬间。一种可能的解决方案是
添加一个过滤器盖C4 VDD引脚，通过隔离电阻
R10 。 R10的一个较大的值是过滤好，但要
知道它两端的电压降。例如，一个1kΩ
电阻器，以国际长途的1毫安将有1V跨越它，
10
