添加收藏夹  设为首页  深圳服务热线:13751165337  13692101218
51电子网联系电话:13751165337
位置:首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第793页 > ICS950901 > ICS950901 PDF资料 > ICS950901 PDF资料1第1页
集成
电路
系统公司
ICS950901
可编程定时控制中心为P4
推荐应用:
VIA P4X266芯片组, PC133或DDR内存。
输出特点:
2 - 一对差分CPU时钟@ 3.3V
1 - 对差分推挽CPU_CS时钟@ 2.5V
3 - AGP @ 3.3V
9 - PCI 3.3V @
2 - IOAPIC @ 2.5V
1 - 为48MHz @ 3.3V固定
1 - 24_48MHz @ 3.3V
1 - REF @ 3.3V , 14.318MHz
特点/优势:
可编程输出频率。
可编程输出分频比。
可编程输出上升/下降时间。
可编程输出歪斜。
可编程扩频百分比EMI控制。
看门狗定时器技术来重置系统
如果系统出现故障。
可编程看门狗安全的频率。
我支持
2
C索引读/写和块读/写
操作。
对于DDR和或PC133 SDRAM系统中使用ICS93718
作为存储器缓冲区。
使用外部14.318MHz晶振。
关键的特定连接的阳离子:
CPU_CS - CPU0 : < ± 250PS
CPU_CS - AGP : < ± 250PS
PCI - PCI : <500ps
CPU - PCI :最小= 1.0ns ,典型值= 2.0ns ,最高= 4.0ns
引脚配置
1
*SEL24_48/REF
VDDref
GND
X1
X2
VDD48
**FS3/48MHz
**FS2/24_48MHz
GND
*FS0/PCICLK_F
**FS1/PCICLK0
PCICLK1
GND
PCICLK2
PCICLK3
VDDpci
PCICLK4
PCICLK5
PCICLK6
GND
PCICLK7
* PD #
AGPCLK0
VddAGP
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDAPIC ( 2.5V )
GND
IOAPIC0
IOAPIC1
GND
VDDCPU_CS ( 2.5V )
CPUCLKT_CS
CPUCLKC_CS
CPUCLKT_0
CPUCLKC_0
VDDCPU ( 3.3V )
I REF
GND
CPUCLKT_1
CPUCLKC_1
VTT_PWRGD #
CPU_STOP # *
PCI_STOP # *
RESET#
SDATA
SCLK
AGPCLK2
AGPCLK1
GND
48引脚300mil的SSOP
1.这些输出具有2X驱动力。
*这些输入具有内部上拉电阻
的120K到VDD
**这些输入有一个内部下拉至GND
频率表
FS 3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
FS 2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS 1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
FS 0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
市局LK
兆赫
66.67
100.00
133.33
200.00
100.90
103.00
107.00
110.00
133.90
137.33
140.00
142.66
145.33
146.66
153.33
160.00
AGP
兆赫
66.66
66.67
66.67
66.66
67.27
68.67
71.33
73.33
66.95
68.66
70.00
71.33
72.66
73.33
76.66
80.00
电脑IC LK
兆赫
33.33
33.33
33.33
33.33
33.63
34.33
35.67
36.67
33.48
34.33
35.00
35.67
36.33
36.67
38.33
40.00
框图
PLL2
/2
X1
X2
XTAL
XTAL
OSC
PLL1
传播
SPECTRUM
SPECTRUM
48MHz
24_48MHz
REF
中央处理器
Divder
停止
CPUCLKT_ (1: 0)
CPUCLKC_ (1: 0)
CPUCLKT_CS
CPUCLKC_CS
IOAPIC
IOAPIC (1: 0)
中央处理器
Divder
停止
SEL24_48
SDA
SDATA
SCLK
FS( 3:0 )
PD #
PCI_STOP #
PCI_STOP #
CPU_STOP #
CPU_STOP #
MULTI_SEL
MULTI_SEL
VTT_PWRGD #
CONFIG 。
注册。
控制
逻辑
IOAPIC
IOAPIC
Divder
PCI
Divder
停止
PCICLK ( 7 : 0 )
PCICLK_F
AGP
Divder
3
AGPCLK (2 :0)
RESET#
I REF
0474F—05/25/05
ICS950901
首页
上一页
1
共20页

深圳市碧威特网络技术有限公司