集成
电路
系统公司
ICS93735
DDR锁相环零延迟时钟缓冲器
推荐应用：
DDR零延迟时钟缓冲器
产品介绍/产品特点：
低偏移，低抖动PLL时钟驱动器
最高频率支持266MHz的= （ DDR 533 ）
I
2
下功能和输出控制
反馈引脚输入到输出的同步
扩频宽容投入
3.3V宽容CLK_INT输入
开关特性：
周期 - 周期抖动（ 66MHz的） ： <120ps
周期 - 周期抖动（ >100MHz ） ： <65ps
周期 - 周期抖动（ >200MHz ） ： <75ps
输出 - 输出偏斜： <100ps
输出上升和下降时间为500ps - 700ps
占空比： 49.5 ％ - 50.5 ％
引脚配置
的功能
输出
AVDD
CLK_INT
CLKT
CLKC
FB_OUTT
2.5V （标称值）
L
L
H
L
2.5V （标称值）
H
H
L
H
2.5V （标称值）
<偏移频率偏移* *频率偏移频率偏移量*频率*
GND
L
L
H
L
GND
H
H
L
H
*偏移频率为 20MHz时，从部分略有不同，以一部分。
输入
PLL状态
on
on
关闭
旁路/关
旁路/关
48引脚SSOP
框图
FB_OUTT
CLKT0
CLKC0
CLKT1
CLKC1
SCLK
SDATA
控制
逻辑
CLKT2
CLKC2
CLKT3
CLKC3
CLKT4
CLKC4
CLKT5
CLKC5
FB_INT
CLK_INT
PLL
CLKT6
CLKC6
CLKT7
CLKC7
CLKT8
CLKC8
CLKT9
CLKC9
0579E—08/06/03
