集成
电路
系统公司
ICS84329
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
TYPE
描述
模拟电源引脚。
晶体振荡器接口。 XTAL_IN是输入。 XTAL_OUT是输出。
上拉
输出使能。当逻辑高电平时，输出启用（默认） 。
当逻辑低电平时，输出被禁用，驱动差分低：
FOUT =低， nFOUT = HIGH 。 LVCMOS / LVTTL接口电平。
并行加载输入。确定当数据出现在M8 ： M0装入
存在于N 1 M分频器，并且当数据： N0设置N个输出分频值。
LVCMOS / LVTTL接口电平。
M分频器输入。数据锁存nP_LOAD投入低到高transistion 。
LVCMOS / LVTTL接口电平。
确定N个输出分频器值如表3C功能表定义。
LVCMOS / LVTTL接口电平。
负电源引脚。
它用于在操作的串行模式的测试输出。
LVCMOS / LVTTL接口电平。
核心供电引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
名字
V
CCA
XTAL_IN ，
XTAL_OUT
OE
动力
输入
输入
nP_LOAD
M0, M1, M2, M3,
M4, M5, M6, M7, M8
N0, N1
V
EE
TEST
V
CC
nFOUT ， FOUT
输入
输入
输入
动力
产量
动力
产量
上拉
上拉
上拉
差分输出的合成器。 3.3V LVPECL接口电平。
时钟的串行数据存在于S-DATA输入到上的移位寄存器
S_CLOCK
输入
下拉
上升S_CLOCK的边缘。 LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。采样S_CLOCK的上升沿数据。
S-DATA
输入
下拉
LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换为M分频器。
S_LOAD
输入
下拉
LVCMOS / LVTTL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最小典型
4
51
51
最大
单位
pF
K
K
84329AV
www.icst.com/products/hiperclocks.html
3
REV 。 2004年12月15日
