集成
电路
系统公司
ICS8312
L
OW
S
KEW
, 1-
TO
-12
LVCMOS / LVTTL F
ANOUT
B
UFFER
TYPE
动力
动力
输入
输入
输入
描述
电源接地。
核心供电引脚。
同步控制启用和禁用时钟输出。
上拉
LVCMOS / LVTTL接口电平。
下拉时钟输入。 LVCMOS / LVTTL接口电平。
输出使能。控制启用和禁用输出
上拉
Q0通Q11 。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 5, 8, 12,
16, 17, 21,
25, 29
2, 7
3
4
6
名字
GND
V
DD
CLK_EN
CLK
OE
9, 11, 13, 15,
Q11, Q10, Q9, Q8,
18, 20, 22,
Q7, Q6, Q5,
产量
Q0通Q11输出。 LVCMOS / LVTTL接口电平。
24, 26, 28,
Q4, Q3, Q2,
30, 32
Q1, Q0
10, 14, 19,
V
DDO
动力
输出电源引脚。
23, 27, 31
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
V
DDO
= 3.3V ± 5%
输出阻抗
V
DDO
= 2.5V ± 5%
V
DDO
= 1.8V ± 0.2V
V
DDO
= 3.465V
V
DDO
= 2.625V
V
DDO
= 2V
51
51
7
7
10
测试条件
最低
典型
4
19
18
16
最大
单位
pF
pF
pF
pF
K
K
T
ABLE
3A 。
安输出
E
NABLE
控制输入
OE
0
1
1
和
C
LOCK
E
NABLE
F
油膏
T
ABLE
产量
Q0:Q11
高阻
低
如下CLK输入
CLK_EN
X
0
1
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
OE
1
1
8312AY
输出
CLK
0
1
Q0:Q11
低
高
http://www.icst.com/products/hiperclocks.html
2
REV 。 2004年6月14日
CLK_EN
1
1
