± 15kV ESD保护， ± 60V故障保护，
10Mbps的，故障保护的RS - 485 / J1708收发器
MAX3440E–MAX3444E
热插拔功能
热插拔输入
插入电路板成热时，或供电，背景
飞机可能会导致DE ， DE / RE的电压瞬变，
RE ，
和接收器输入端A和B ，可导致数据错误。
例如，在最初的电路板的插入，该
处理器经历了上电顺序。在这
期间，输出驱动器的高阻抗状态
使得它们无法以驱动MAX3440E - MAX3444E
使能输入到一个定义的逻辑电平。同时，泄漏
高达10μA从高阻抗年龄电流输出
放，或电容从V耦合噪声
CC
或GND ，
可能引起输入漂移到一个不正确的逻辑状态。
为了防止这种情况的发生，在
MAX3440E ， MAX3443E具备热插拔输入电路
在DE ， DE / RE和
RE
防止不必要的DRI-
在热交换的情况下激活版本。该
MAX3444E具有热插拔输入电路只在
RE 。
当V
CC
上升时，内部下拉（或上拉的
RE ）
电路保持DE低电平至少为10μs ，而直到电流
租金为DE超过200μA 。在最初的电
序列，所述下拉电路变得透明，
重置热插拔容许输入。
热插拔输入电路
在驱动器使能输入端（DE）中，有两个NMOS
设备， M1和M2 （图10） 。当V
CC
从坡道
零，内部为15μs定时器打开M2和设置
SR锁存器，这也将M1导通。晶体管M2 ，一
2mA电流接收器，和M1 ，一个100μA的电流吸收器，拉
DE至GND通过一个5.6kΩ电阻。 M2拉DE到
针对外部寄生电容禁用状态
tance高达100pF的可能驱动DE高。后为15μs ，
计时器停用M2 ，而M1仍然在，持
DE低对三态泄漏电流，这可能
驱动DE高。 M1一直保持一个外部电流
源，克服了所需的输入电流。在这
时， SR锁存器复位M1和关闭。当M1
关断时， DE恢复到标准的，高阻抗
CMOS输入。每当V
CC
低于1V ，输入
被复位。
互补电路
RE
使用两个PMOS
设备拉
RE
到V
CC
.
__________Applications信息
128个收发器总线
该MAX3440E ， MAX3444E收发器的四分之一单位负载
接收器的输入阻抗（ 48kΩ ），允许多达128个
收发器并联连接在一个通信
灰线。连接这些设备的任意组合，
和/或其它RS- 485设备，最多32个单位的
负载线。
降低EMI与思考
该MAX3440E / MAX3442E / MAX3444E的摆率
有限，最大限度地减少电磁干扰和降低反射
由于不当的电缆端接。图11
示出了驱动器的输出波形及其傅立叶analy-
SIS由MAX3443E发送一个125kHz的信号。
大扩增高频谐波成分
性向是显而易见的。
图12示出了显示为一个相同的信号
MAX3442E在相同条件下进行发射。
图12中的高频谐波成分
在振幅低得多，与图11的比较，
和潜在的EMI被显著降低。
V
CC
15s
定时器
定时器
DE
（热插拔）
5.6k
100A
M1
2mA
M2
该驱动程序图10.简化结构使能引脚（ DE ）
14
______________________________________________________________________________________
