622Mbps的， 3.3V时钟恢复和
数据再定时IC，带限幅放大器
MAX3676
相位检测器
相位检测器产生正比于电压
输入的数据和之间的相位差
内部时钟。由于其反馈性质，
锁相环驱动所述误差电压为零，对准恢
ERED时钟的输入数据。外相
调整销（ PHADJ + PHADJ- ）允许用户
变化的内部相一致。
入MAX3676以除去输入的偏移量。 DC- cou-
耦到ADI的+和ADI-输入是不允许的，因为这
将阻止直流的正常运作胶印
校正电路。
差分输入阻抗（Z
IN
）近似
2.5kΩ 。 （Z OLC +和OLC-之间的阻抗
OLC
)
大约120kΩ 。请注意设定时，
合并的低频截止（六
截止
） ，由于
输入的隔直流电容器（C
IN
）和偏移校正
环化电容（C
OLC
） 。请参阅表1选择
的C值
IN
和C
OLC
.
这些值确保与C相关的极
IN
和C
OLC
携手合作，提供在一个平坦的响应
较低的-3dB截止频率（无增益峰值） 。
C
IN
必须是低的TC ，高品质的X7R型的电容器
或者为了最小化F更好
截止
偏差。
OLC
的类型必须是Z5U或更好的电容器。
频率检测器
掺入的PLL用途的频率检测器
输入数据流的边缘进行采样正交
VCO时钟的组件。这会产生一个differ-
EnCE的频率，在启动时有助于采集。
根据该差值频率的极性，
在PFD驱动VCO ，使得差frequen-
立方码被减少到零。一旦频率采集
得到的，所述频率检测器返回到中立
状态。
环路滤波器和VCO
该VCO完全集成，而环路滤波器要求
外部R-C网络。该过滤器网络决定
的带宽和所述第二阶PLL的峰值。
亏损的电力监测仪
一个LOP显示器用户可编程的阈值
和一个滞后比较器还包括与所述
限幅放大器电路。在内部，一个比较器
输入连接的RSSI输出信号，而另一个是
绑的阈值电压（V
TH
），其被设置克斯特
应受并为LOP指示跳闸点。一
低电压，低漂移的运算放大器，参考内部
带隙电压（ 1.23V ） ，被提供用于编程
一个供给独立的阈值电压。这款运算放大器
需要两个外部电阻编程LOP之旅
点。 V
TH
是使用从1.23V到2.6V的可编程
公式：
V
TH
= 1.23
(
1 + R2 / R1
)
__________________Design程序
接收信号强度指示器
RSSI输出电压对温度不敏感
和供应的波动。功率检测器的功能
作为其检测总RMS宽带功率计
该检测器的带宽内的所有信号的功率
（包括输入信号中的噪声） 。 RSSI的电压变化
直线（以分贝为单位）对于2mVp - 对输入到50mVp -第
在此输入范围的斜率约为
26mV/dB.
高速RSSI信号进行滤波，以一个RMS电平
用绑在CFILT到V一个外部电容
CC
。该
阻抗寻找到CFILT约为500Ω到V
CC
。如
结果是，较低的-3dB截止频率由设置
下面这个简单的关系：
f
FILT
= 1 / 2
π
500 C
F
运算放大器可以输出电流仅为100μA 。
因此， 20kΩ时的R1值推荐
正确的操作。运算放大器的输入偏置电流
在INV引脚小于± 100nA的。
表1.设置低频截止
C
IN
0.022F
0.010F
6800pF
4700pF
2200pF
1000pF
470pF
330pF
220pF
C
OLC
0.15F
0.1F
0.082F
0.033F
0.015F
0.01F
3300pF
2200pF
1500pF
组合的低
f
截止
（千赫）
3.0
6.8
10
13.5
29
68
135
190
290
[
( )
]
对于622Mbps的应用， Maxim推荐的断点
6.8kHz的截止频率，该值C
F
= 47nF的。该
RSSI输出设计用于驱动一个最小负载电阻
为100kΩ tance接地，最大20pF的的。
超过20pF的负载越大，必须通过一系列被缓冲
100kΩ的（即，电压表）的阻力。
输入失调校正
芯片上的限幅放大器提供超过42分贝
增益。一种低频反馈回路被集成
8
_______________________________________________________________________________________
