7.6A ，为12ns ， SOT23 MOSFET驱动器

MAX5048

IN +

V

IH

V

IL

P_OUT和

N_OUT

TIED

一起

90%

10%

t

D- OFF

t

F

时序图

t

D· ON

t

R

V+

V+

MAX5048A

MAX5048B

输入

IN +

P_OUT

N_OUT

IN-

GND

C

L

产量

测试电路

图1.时序图和测试电路

静态电流为0.95毫安典型。趋势/涌流

所需的充电和放电的内部节点是

频率相关（见

典型工作

特性） 。

该MAX5048A / MAX5048B电源显示

sipation驱动以地为参考电阻时，

负载为：

P = D个R

开（ MAX）的

X我

LOAD2

其中D是周期的MAX5048A的分数/

MAX5048Bs “输出被拉至高电平，R

开（ MAX）的

是马克西 -

妈妈的导通电阻器件与输出高

（ P沟道） ，并且我

负载

是的输出负载电流

MAX5048A/MAX5048B.

对于容性负载时，功耗为：

P = C

负载

×（ V +）

2

X FREQ

其中C

负载

是电容性负载，V +是电源

电压，并FREQ为开关频率。

下面的PC板布局指南建议

与MAX5048A / MAX5048B设计时：

将一个或多个0.1μF的去耦陶瓷电容

器从V + （S ）和GND之间尽量靠近器件的possi-

BLE 。 10μF的至少一个存储电容器（分钟）

应位于PCB板上，低电阻

tance路径MAX5048A / MAX5048B的V +引脚。

有间形成了两个交流电流回路

器件和MOSFET的栅极驱动。

在MOSFET看起来像从一个大电容

当栅极被拉低的栅极到源极。

有功电流环路是从的N_OUT

MAX5048A / MAX5048B的MOSFET栅极到

MOSFET的源极和对MAX5048A的GND /

MAX5048B 。当MOSFET的栅极被

拉高，有源电流回路是从P_OUT

在MAX5048A / MAX5048B的MOSFET栅极

MOSFET的源极向的GND端

去耦电容的的V +端

去耦电容和的的V +端

MAX5048A / MAX5048B 。当充电电流

循环是很重要的，所述放电电流回路是crit-

iCal中。它以最小化的物理距离是很重要的

并且在这些交流电流路径的阻抗。

7

布局信息

MOSFET驱动器MAX5048A / MAX5048B源 -

并且，沉大电流能够创建非常快速的上升和下降

在开关MOSFET的栅极边缘。高

的di / dt会导致不可接受的铃声，如果在跟踪

长度和阻抗没有很好地控制。该

_______________________________________________________________________________________