飞思卡尔半导体公司
时序图
t
PCLK
CS
t
领导
t
WSCLKh
t
LAG
SCLK
t
WSCLKl
t
SISU
t
SIH
飞思卡尔半导体公司...
MOSI
未定义
t
有效
t
SOEN
迪0
不在乎
DI 8
不在乎
t
SODIS
MISO
做0
做8
记
在MOSI终端输入的数据是由33742在SCLK的下降沿进行采样。在MISO终端输出的数据
由33742设定在SCLK的上升沿（后吨
有效
延迟时间）。
图4. SPI时序图
t
LRD
TX
0.8 V
2.0 V
V
差异
0.9 V
t
RRD
t
RDR
0.5 V
t
LDR
RX
RX
0.8 V
2.0 V
0.8 V
2.0 V
图7.传播延迟到RXD
图5.传输环路延迟TXD到RXD
t
TRD
TX
0.8 V
2.0 V
t
TDR
V
差异
0.9 V
0.5 V
图6.传播延迟TXD到CAN
摩托罗拉模拟集成电路设备数据
33742
17
欲了解更多有关该产品，
转到： www.freescale.com
