飞思卡尔半导体公司
动态电气特性
特性3.1 V条件下注意
≤
V
DD
≤
5.25 V, 8.0 V
≤
V
PWR
≤
16 V ， -40°C
≤
T
C
≤
125 ℃，除非另有说明。
在适用的情况，典型值反映了该参数与V近似平均值
PWR
= 13 V ，T
A
= 25°C.
特征
符号
民
典型值
最大
单位
开关量输入
脉冲润湿当前时间
中断延迟时间
普通模式
睡眠模式切换扫描时间
校准扫描定时精度
睡眠模式
t
扫描
t
扫描计时器
–
t
INT计时器
–
–
10
–
10
%
t
脉冲（ON）的
t
INT- DLY
–
100
5.0
200
16
300
s
%
15
16
20
ms
s
飞思卡尔半导体公司...
校准中断定时器精度
睡眠模式
数字接口时序
（注13 ）
在V所需的低状态持续时间
PWR
复位
（注14 ）
V
PWR
≤
0.2 V
CS下降边缘到SCLK的上升沿
所需的建立时间
SCLK下降沿边缘到上升沿
CS
所需的建立时间
SI到SCLK的下降沿
所需的建立时间
SCLK下降沿边缘到SI
所需的保持时间
SI ，
CS
， SCLK信号上升时间
（注15 ）
SI ，
CS
， SCLK信号的下降时间
（注15 ）
从下降沿时间
CS
以如此之低阻抗
（注16 ）
从上升沿时刻
CS
以如此之高阻抗
（注17 ）
从SCLK的上升沿时刻以SO数据有效
（注18 ）
笔记
13.
14.
15.
16.
17.
18.
t
R（ SI ）
t
F（ SI ）
t
SO （ EN ）
t
SO （ DIS ）
t
有效
t
SI （ HOLD ）
20
–
–
–
–
–
–
5.0
5.0
–
–
25
–
–
–
55
55
55
ns
ns
ns
ns
ns
t
SI （ SU ）
16
–
–
ns
t
LAG
50
–
–
ns
t
领导
100
–
–
ns
t
RESET
–
–
10
ns
s
这些参数由设计保证。生产测试设备采用4.16 MHz的5.0 V SPI接口。
此参数由设计保证，但未经生产测试。
上升和下降的传入SI的时间，
CS
和SCLK信号建议用于设计考虑，以防止双脉冲的发生。
需要有效的输出状态数据的时间来对SO端可用。
在SO端子被终止所需的输出状态数据的时间。
所需时间获得有效数据从SO以下SCLK的崛起与200 pF负载。
摩托罗拉模拟集成电路设备数据
欲了解更多有关该产品，
转到： www.freescale.com
33972
7
